Síntese de máquinas de estados. Equação característica de flip-flops

Transcrição

1 V V Equação característica de flip-flops * representa o próximo valor para * é função de e das entradas de controlo: flip-flop tipo D: * = D copia para o que está em D flip-flop tipo T: * = T.+T. se T= mantém, se T= troca o estado de flip-flop tipo JK: * =.J+.K se J=K= mantém ; se J=K= troca o valor de ; se J= e K= coloca =; se J= e K= coloca = Síntese de máquinas de estados Exemplo: circuito com uma entrada e saída = quando é detectada em a sequência o valor de é lido nas transições -> de 9 2 A equação característica de um flip-flop descreve de que forma é modificado o valor na sua saída quando o sinal de controlo (relógio) comuta de zero para um. O próximo valor da saída designa-se por * e pode ser representado como uma expressão booleana das suas entradas e do valor actual da saída no instante em que ocorre a transição do sinal de relógio. Num flip-flop do tipo D, a equação característica é *=D, o que significa que quando ocorre a transição do sinal de relógio de zero para um (transição positiva), a saída fica com o valor lógico que está nesse instante presente na entrada D. Num flip-flop do tipo T (Toggle), o próximo valor para a saída depende do seu estado anterior e do valor presente na entrada T, e pode ser descrita pela equação característica *=T.+T. (se T= é mantido o estado anterior e se T= a saída troca de estado). No flip-flop JK o próximo valor para a saída também depende do seu estado anterior, e o seu comportamento pode ser descrito pela equação característica *=.J+.K Como acontece em circuitos combinacionais, as (eventuais) alterações dos valores lógicos das saídas acontece algum tempo após a transição do sinal de relógio que lhe dá origem. Apesar desse tempo ser muito pequeno (dependendo da tecnologia da implementação, o tempo de propagação de um flip-flop tipo D pode situar-se na ordem de dezenas de picosegundos até alguns nano-segundos), no preciso instante em que ocorre a transição de relógio o valor presente na saída é ainda o valor anterior, sendo apenas mudado para o próximo valor, definido pela equação característica, pouco tempo depois. O processo de síntese de um circuito sequencial síncrono (ou máquina de estados finitos) segue um conjunto de passos que podem ser mais ou menos automatizados por ferramentas computacionais de apoio ao projecto (ferramentas EDA Electronic Design Automation). Uma fase muito importante e que, na generalidade das situações, não pode ser feita por computadores consiste em traduzir uma especificação informal (normalmente numa linguagem natural --- Português) do funcionamento pretendido para uma máquina de estados, para uma descrição formal que estabeleça rigorosamente e de forma não ambígua as relações entre as entradas, estados e saídas. Uma vez construída essa descrição formal, o procedimento a seguir para construir um circuito digital que realize essa funcionalidade consiste em aplicar uma sequência de passos bem definida, que faz uso da síntese de circuitos combinacionais, estudada nos capítulos anteriores. Para apresentar o procedimento de síntese de FSMs (Finite State Machines), será seguido um exemplo de um circuito sequencial síncrono com uma entrada e uma saída, cujo funcionamento pode ser descrito da seguinte forma: a saída deve ser quando o valor de em 4 transições positivas de relógio (de zero para ) consecutivas for igual a, e deve ser no caso contrário. O diagrama temporal apresentado na figura ilustra o comportamento desejado, para um exemplo de uma sequência de valores presentes na entrada. Para que não ocorram ambiguidades na interpretação do valor da entrada, admite-se que essa entrada troca de valor lógico em instantes de tempo bem afastados das transições de relógio, por forma a que sejam satisfeitos os tempos de setup e de hold dos flip-flops. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 9 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 2

2 V V Diagrama de transição de estados transição entre estados (quando ) condição de transição entre estados : qual é a história que cada estado representa? = = S2 = = INI = = = S3 = = = OK = estado inicial chama-se INI = S = = = estado nome do estado valor da saída em cada estado Significado de cada estado (no exemplo apresentado) Cada estado resume os valores anteriores de : INI: não foi detectado nada de interesse (inicial) S: foi detectado = S2: foi detectada a sequência na entrada S3: foi detectada a sequência na entrada OK: foi detectada a sequência = E se as sequências não forem sobrepostas? sempre que detecta esquece tudo: estado INI 2 22 O projecto de uma FSM começa pela especificação do seu comportamento como um diagrama de transição de estados. Esta representação gráfica deve descrever de forma rigorosa quais são os estados da máquina da estados, sob que condições ocorrem as transições entre estados, e de que forma as saídas dependem dos estados e das entradas. Um diagrama de transição de estados desenha-se com círculos representando estados e arcos dirigidos (setas) entre os estados que representam as transições entre estados (note que uma transição entre estados ocorre quando o sinal de relógio muda de zero para um). Os estados devem ser designados por nomes simbólicos, que tenham alguma relação com aquilo que o estado representa. Por exemplo, o estado INI quer dizer que é o estado inicial em que a máquina de estados inicia o seu funcionamento (será visto mais tarde como se pode garantir essa condição inicial num circuito digital). Vamos convencionar que o estado inicial é identificado por um nome especial como INI, INIT ou INICIO. Associado a cada estado deve também representar-se o valor das saídas pretendido em cada estado. No nosso exemplo, o valor da saída apenas depende do estado actual, valendo apenas no estado OK e zero nos restantes. Veremos mais tarde que também existem máquinas de estados em que os valores das saídas são representados associados às transições de estado. Associada a cada transição entre estados representa-se a condição sob a qual deve ocorrer aquela mudança de estado. Como no exemplo apresentado apenas existe uma entrada, todas as condições de transição de estado são expressas como condições do valor de (i.e. =, = ou eventualmente =don t care). Por exemplo, o estado a seguir ao estado INI será o próprio estado INI se = ou o estado S se =. uando o próximo estado não depende dos valores das entradas, então diz-se que essa transição não tem condição (ou é incondicional) e não há condição de transição de estado associada a essa transição. Seguindo o diagrama de transições de estado apresentado, pode-se ver que a saída só será quando em 4 mudanças de estado consecutivas ocorrer =. Como foi visto antes, cada estado tem associada uma história que traduz a informação relevante que interessa preservar entre estados, relativa aos valores que ocorreram anteriormente nas entradas. O estado INI é o estado inicial em que se assume que a máquina de estados começa o seu funcionamento. Como tal, quando o estado presente é INI, isso significa que não interessa quais foram os valores anteriores da entrada (ou seja, não há história dos valores anteriores de ). O estado S é atingido quando é lido o primeiro na entrada. Assim, pode-se dizer que o estado S representa: já foi encontrado um na entrada. Note que como a sequência que se pretende detectar é, este mesmo estado representa também que foi encontrada uma sequência de uns, já que nessa situação apenas é relevante para a sequência a detectar que foi encontrado o ultimo (é esse o significado da transição do estado S para o estado S quando =). O estado S2 é atingido quando no estado S é encontrado um zero, perfazendo assim os dois primeiros bits da sequência a detectar (). Pode-se então dizer que este estado tem associada a história: já foram encontrados os dois bits iniciais da sequência:. Como o bit a seguir deve ser um, se no estado S2 for lido zero em, o próximo estado deve ser o estado INI já que 2 zeros seguidos não fazem parte da sequência a detectar (ir para o estado INI quer dizer esquecer toda a história dos valores anteriores em ). O estado S3 significa que foram detectados os 3 primeiros bits da sequência pretendida:. Se o próximo bit lido em for, então o próximo estado será OK que significa sequência detectada, activando por isso a saída com. Se, quando ocorrer a transição relógio no estado S3, a entrada for igual a zero, o próximo estado deve ser S2 porque os dois últimos bits lidos em foram e representam os dois bits iniciais da sequência que se pretende detectar; se no estado OK ocorrer = então apenas interessa memorizar que foi encontrado o primeiro bit da sequência, devendo por isso o próximo estado ser o estado S. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 2 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 22

3 V V Tabela de transição de estados Modelo da máquina de estados = INI = = = = S = S2 = = S3 = = = = = = próximo estado se = próximo estado se = S* S = = INI INI S S S2 S S2 INI S3 S3 S2 OK OK S2 S S (S) S*(,S) variáveis de estado (guarda o estado) S* OK = estado actual valores da saída (modelo de Moore: a saída só depende do estado presente) Tendo criado o diagrama de transição de estados, o passo seguinte consiste em construir uma tabela de transição de estados, fazendo uso dos nomes simbólicos que foram atribuídos a cada estado. A tabela de transição de estado é formada por uma coluna que representa o estado actual (coluna S) onde se representam todos os estados, e várias colunas (representadas genéricamente por S*) que especificam quais são os próximos estados em função do estado actual e dos valores possíveis para as entradas. Note que devem existir tantas colunas destas quantas as combinações possíveis para as entradas da máquina de estados - o exemplo apresentado apenas tem uma entrada pelo que só existem duas colunas de próximo estado, uma quando = e outra quando =. No caso em que os valores das saídas apenas dependem do estado actual, então representa-se numa terceira coluna (coluna ) o valor das saídas em cada estado. A tabela de transição de estado não acrescenta qualquer informação ao diagrama de transição de estados, mas é fundamental para prosseguir no processo de síntese de um circuito sequencial síncrono que realize a função pretendida. Como foi já apresentado antes, considera-se um modelo para o circuito sequencial síncrono formado por 3 blocos fundamentais: memória de estado, lógica do próximo estado e lógica das saídas. O primeiro bloco é realizado por elementos de memória, tipicamente flip-flops do tipo D (também podem ser usados flip-flops do tipo T ou JK). Este bloco é o único componente sequencial do circuito, já que os outros dois blocos são realizados por circuitos combinacionais, estudados no capítulo anterior da disciplina. Sincronamente com as transições de um sinal de controlo (relógio), este bloco coloca na saída S (estado actual), o valor do próximo estado S* especificado pelo bloco S*(,S). O bloco que determina o próximo estado realiza uma função do estado actual S e das entradas e determina qual é o próximo estado S*, que será guardado na memória de estado quando ocorrer a próxima transição de relógio. Finalmente, o bloco (S) é responsável por definir o valor das saídas para cada um dos estados. Este modelo de máquina de estados designa-se por modelo de Moore e caracterizase por as saídas serem uma função lógica combinacional do estado presente e por isso não dependerem directamente das entradas. Note que as funções S*(,S) e (S) estão completamente especificadas na tabela de transição de estados, embora ainda de uma forma simbólica (i.e. usando os nomes que foram atribuídos a cada estado). O passo seguinte para construir um circuito digital que implemente este modelo consiste em (i) codificar os estados em binário, (ii) especificar o tipo de elemento de memória a utilizar e (iii) projectar os circuitos lógicos que realizam as duas funções combinacionais (S) e S*(,S). Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 23 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 24

4 V V Codificação de estados Os estados devem ser codificados em binário o estado presente é armazenado numa memória a memória de estado é realizada com flip-flops podem ser flip-flops tipo D, T ou JK devem ser usados mecanismos para garantir o estado inicial usando flip-flops com controlo de set ou reset assíncrono codificar N estados requer log 2 (N) flip-flops no nosso exemplo são necessários 3 flip-flops de quantas maneiras é possível codificar os 5 estados? a escolha do melhor conjunto de códigos é um problema muito complexo. 25 Codificação de estados codificando os estados em binário: reset S variáveis de estado S* circuitos combinacionais: =F(S) S*=G(,S) flip-flops edge-triggered (tipo D, T ou JK) 26 A tabela de transição de estados anterior estabelece as funções de próximo estado e das saídas com base nos nomes simbólicos que foram escolhidos para os estados. Para que se possa especificar expressões booleanas que realizam estas funções, é necessário representam cada estado por um código binário, traduzindo assim a tabela de transição de estados numa tabela de verdade. Para codificar N estados é necessário, no mínimo, um número de bits igual ao menor inteiro não inferior a log2(n), e com isso um número igual de flip-flops para implementar a memória de estado. No nosso exemplo temos 5 estados, bastando por isso 3 flip-flops para codificar esses 5 estados. No entanto, como há 8 códigos diferentes de 3 bits, coloca-se o problema de escolher o conjunto de 5 códigos a utilizar, e depois determinar qual desses 5 códigos deve ser usado para codificar cada estado. Este problema designa-se genericamente por codificação de estados e é um problema muito complexo para o qual não existem meios eficazes de obter as codificações que conduzem ao circuito digital mais pequeno, mais rápido ou mais económico em termos de energia consumida. Note que para cada codificação de estados que se adopte, a tabela de transição de estados traduz-se nas tabelas de verdade das funções combinacionais que produzem o próximo estado e as saídas que terão realizações com diferentes complexidades. No caso geral, tendo uma máquina de estados com N estados e M códigos possíveis para atribuir a esses estados, teremos um número total de escolhas diferentes que é dado por: M! N!(M-N)! formas diferentes de escolher N códigos dos M possíveis. Depois de decidir quais são os códigos a utilizar, é necessário atribuir um desses códigos a cada estado, podendo isso ser feito de N! formas diferentes (número de permutações dos N códigos). Fazendo as contas para o nosso exemplo muito simples, conclui-se que existem 672 formas diferentes de codificar aqueles 5 estados usando apenas 3 flip-flops! E qual dessas soluções conduzirá ao circuito mais simples?! Apesar de não existirem regras determinísticas que garantam a codificação óptima de estados, há várias regras empíricas que geralmente tendem a minimizar a complexidade dos circuitos (a apresentar mais à frente). Uma vez estabelecidos os códigos binários que representam cada estado, as funções (S) e S*(,S) podem ser descritas como funções booleanas, já que estabelecem relações entre saídas binárias ( e S*) e entradas também binárias (S e ): é função dos 3 bits que representam o estado actual e S* é uma função dos 3 bits que representam o estado actual e também da entrada. As variáveis de estado são realizadas como elementos de memória do tipo flip-flop edge triggered, que trocam de estado sempre que no sinal de relógio () ocorra uma transição de zero para um (ou de um para zero se essa entrada for activa na transição negativa). Como foi já referido atrás, uma máquina de estados deve ter mecanismos que garantam um estado inicial bem definido. Isso pode ser feito mediante o recurso a flip-flops que possuam sinais de controlo que quando são actuados permitem colocar a saída em zero (reset) ou (set) independentemente do estado do sinal de relógio (por esta razão se chamam sinais de controlo assíncronos já que provocam uma mudança da saída de forma não síncrona com as transições do sinal de relógio. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 25 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 26

5 V V Tabela de transição de estados (com os estados codificados) Adoptando a codificação de estados: estado presente próximo estado * * * = = S INI S S2 S3 OK Síntese de S*(,S) e (S) S S* Tabela de verdade: * * *... e estes valores? Estabelecendo a codificação de estados apresentada e substituindo os nomes dos estados pelos códigos respectivos, obtém-se uma tabela de transição de estados codificada, onde as transições de estados são agora apresentadas apenas em termos dos zeros e uns que representam cada estado. Como foram considerados 3 bits para representar cada estado, serão usados 3 flip-flops para a memória de estado, designados por, e. Assim, o estado presente é representado por um conjunto de valores de, e, e o próximo estado é dado pelo conjunto dos próximos valores para, e que se representam por *,* e *. Por exemplo (3ª linha da tabela), quando, e é igual a (estado S2) e =, os próximos valores para, e deverão ser, e se = então esses valores deverão ser (estados INI e S3, respectivamente). Esta tabela determina assim quais os valores lógicos que, em cada transição de relógio, devem ocorrer em cada flip-flop (*,* e *), em função do estado actual (, e ) e da entrada. A tabela anterior pode ser reescrita numa forma mais conveniente como uma tabela de verdade, em que para cada uma das combinações de estado actual e valor de é listado o valor pretendido para o próximo estado e saídas. Note que esta tabela não acrescenta nada à tabela anterior, apresentando a mesma informação com uma organização diferente. Como são usados 3 flip-flops e a máquina de estado apenas tem 5 estados, existem 3 códigos de estado que não são utilizados (os códigos, e ). No entanto, para que a tabela fique completamente especificada é necessário definir que valores deve (ou pode!) assumir o próximo estado e as saídas para os códigos que não fazem parte dos estados possíveis para a máquina de estados considerada. Existem várias abordagens para completar essa secção da tabela, mas iremos apenas considerar duas soluções. A primeira consiste em considerar nesses casos que o próximo estado é sempre o estado inicial (INI, com código ). Isso garante que, se por alguma razão os flip-flops de estado ficarem com um desses códigos, a máquina de estados retomará o seu funcionamento normal a partir do estado INI. Esta opção designa-se normalmente o critério do risco mínimo. Naturalmente que em funcionamento normal nenhum desses 3 estados surge como próximo estado dos estados normais, pelo que uma possível transição para um dos estados não especificados pode apenas ocorrer em situações anómalas. Isso pode acontecer devido, por exemplo, a interferências electromagnéticas externas (por exemplo, uma perturbação da alimentação ou uma forte radiação electromagnética), durante os instantes iniciais da alimentação eléctrica do circuito (se não houver um reset global, cada flip-flop pode iniciar com um ou zero, dependendo de variados factores) ou mesmo em funcionamento normal motivado pela ocorrência de estados meta-estáveis (por exemplo, se a entrada trocar de valor num instante muito próximo da transição de relógio, os flip-flops podem ficar num estado meta-estável durante algum tempo, caindo depois para zero ou de forma aleatória. A outra opção consiste simplesmente em considerar que esses estados nunca serão estados actuais e por isso o próximo estado e as saídas podem ser indiferentes (critério do custo mínimo). Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 27 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 28

6 V V Usando flip-flops tipo D Minimizando as funções lógicas como *=D: como estes estados nunca ocorrem, pode-se completar a tabela de verdade com zeros D2 D D D2 D2=... D D= Adoptando o critério do risco mínimo, a tabela de transição de estados é completada com zeros nos próximos estados dos estados não especificados. A tabela anterior estabelece uma relação entre os próximo valores nos flip-flops e os valores actuais. Dependendo do tipo de flip-flop que seja utilizado, assim será diferente a funções lógicas a construir que permitem obter esses próximos valores. A situação mais simples consiste em utilizar flip-flops do tipo D, cuja equação característica é *=D (o valor na entrada D é o próximo valor na saída. Assim, as chamadas funções de excitação dos flipflops determinam os valores que, em cada estado, devem ocorrer nas suas entradas D de forma a obter os próximos valores * (o próximo estado) estabelecidos pela tabela anterior. Mas como, com flip-flops tipo D temos *=D então as funções i*(,,,) e Di(,,,) são iguais. Esta tabela define completamente as funções lógicas (combinacionais) que, em cada estado e para cada valor da entrada, estabelece os valores necessários para as entradas D de cada flip-flop por forma a obter o próximo estado pretendido. Note que a saída não depende da variável, já que só é uma função do estado presente representado por, e. Recorrendo a mapas de Karnaugh para simplificar as funções lógicas D2, D, D e obtêmse as equações de excitação dos flip-flops nas formas soma de produtos mínimas. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 29 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 3

7 V V continuando a minimizar... Circuito lógico D D= =.. ( só depende do estado actual ) D2 D D D D D 3 32 Note que, como não depende da variável, basta representar essa função num mapa de Karnaugh de 3 variáveis. Finalmente, realizando as funções lógicas encontradas para, D2, D e D como circuitos do tipo AND-OR, e ligando de forma adequada os flip-flops obtém-se o circuito final que implementa a máquina de estados pretendida. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 3 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 32

8 V V Estados não especificados A máquina de estados apenas tem 5 estados usando 3 flip-flops, há 3 estados não usados com a codificação adoptada são, e qual deve ser o próximo estado para estes estados? uma hipótese é o estado INI (estado no nosso caso) risco garante-se que a máquina de estados nunca encrava! mínimo foi a solução adoptada no exemplo admitindo que nunca ocorrem, S* pode ser indiferente custo definem-se valores indiferentes na tabela de verdade mínimo conduz a um circuito (potencialmente) mais simples e se a máquina de estados cair num destes estados? 33 Projecto com custo mínimo com flip-flops tipo D: como estes estados nunca ocorrem, considera-se indiferente o próximo estado D2 D D No circuito anterior foi usado o critério do risco mínimo, garantindo que se for atingido um dos 3 estados não especificados a máquina de estados retomará sempre o seu funcionamento normal saltando para o estado INI. Uma alternativa a esta opção consiste em admitir que esses estados nunca ocorrem mesmo, de forma que para esses casos o próximo estado pode ser qualquer coisa. Para isso basta considerar que o próximo estado é indiferente, preenchendo d (don t care) na tabela de transição de estados e nas funções de excitação dos flip-flops. Como se viu no estudo da síntese de circuitos combinacionais, a ocorrência de termos indiferentes aumenta as possibilidades de simplificação e conduz a circuitos lógicos potencialmente mais simples do que se esses valores fossem fixados em zeros ou uns. No entanto, antes de concluir o projecto é imprevisível saber o comportamento do circuito se um desses estados for atingido, embora isso possa ser determinado uma vez obtidas as equações simplificadas de excitação dos flipflops. Preenchendo com don t cares os valores das funções para os estados não especificados... Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 33 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 34

9 V V Projecto com custo mínimo Projecto com custo mínimo D2 d d D2=.. D d d D= D d d D=.+. d d d = ( só depende do estado actual ) Obtêm-se as expressões mínimas na forma soma de produtos que, como esperado, são mais simples do que as que se obtiveram usando o critério de risco mínimo. Tal como o próximo estado, também o valor da saída pode ser considerado indiferente. Neste caso a função mínima para resume-se a. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 35 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 36

10 V V Circuito lógico - mínimo custo Projecto com flip-flops JK D2 D D D D D 37 * * * J2 K2 J K J K d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d d * J K d d d d 38 Finalmente, obtém-se o circuito lógico resultante da aplicação do critério do custo mínimo, que é francamente mais simples do que o circuito sintetizado usando o critério do mínimo risco. O projecto com flip-flops do tipo JK segue um procedimento semelhante e geralmente conduz a circuitos lógicos mais simples do que quando são usados flip-flops do tipo D. Na verdade um flip-flop JK é mais complexo do que um flip-flop tipo D, o que (empiricamente) explica que as funções de excitação sejam mais simples para JK do que para D. Como cada flip-flop JK tem duas entradas de controlo (J e K), é necessário construir duas funções de excitação para cada um: Ji(,,,) e Ki(,,,). No entanto, dada a funcionalidade deste tipo de flip-flop, estas funções surgem com muitos termos indiferentes o que conduz geralmente a funções lógicas muito simples. Da equação característica do flip-flop JK (*=.J+.K ) pode-se construir uma tabela que define os valores a colocar em J e K para que, dado um valor em seja obtido um determinado próximo valor para. Assim, se = e o próximo valor pretendido para é *=, então as entradas JK podem ser (significa manter o valor de ) ou (colocar com zero), o que quer dizer que podem ser J= e K=d; se = e *=, as entradas podem ser J= e K=d; se = e *= deve ser JK=d e se = e *= deve ser JK=d. Recorrendo a esta tabela, torna-se simples construir as tabelas que representam as funções de excitação dos flip-flops JK, criando assim as 6 funções necessárias para construir este circuito. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 37 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 38

11 V V Expressões mínimas para J2 e K2 Expressões mínimas para J e K J2 K2 J K d d d d J2=.. K2= J=.+. K= Obtendo as expressões mínimas na forma soma de produtos para as funções J2 e K para J e K... Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 39 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 4

12 V V Expressões mínimas para J e K Circuito com flip-flops JK J d d d d d J= K d d d d K=+ J2 K2 J K J K J K J K J K e para J e K (note que a função (,,) não é alterada!) obtém-se o circuito lógico com flip-flops JK. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 4 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 42

13 V V Projecto com flip-flops tipo T * * * T2 T T d d d d * T Minimizando as funções T2, T e T T2 T d d T2=+.. d d T= T d d T= O projecto de máquinas de estados recorrendo a flip-flops do tipo T (toggle) segue um processo semelhante ao dos exemplos anteriores. Dada a equação característica dos flip-flops do tipo T, pode-se construir uma tabela que descreve o valor necessário na entrada de controlo T para que ocorra cada uma das 4 possíveis transições de estado (resumindo, se o estado anterior é mantido T=, se troca o estado então T=). Com base nessa tabela definemse os valores para as entradas de controlo dos flip-flops T2, T e T necessários para provocar as transições especificadas. Recorrendo a mapas de Karnaugh obtêm-se expressões mínimas soma de produtos para T2, T e T, sendo imediato o desenho do circuito lógico correspondente. Recorrendo a mapas de Karnaugh, obtêm-se as expressões mínimas soma de produtos para as funções T2, T e T. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 43 Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 44

14 V Modelo de FSM de Mealy (,S) S*(,S) S variáveis de estado (guarda o estado) S* No modelo de Mealy as saídas dependem de estado actual e das entradas As saídas podem ser alteradas durante o tempo de um estado 45 No exemplo anterior, a saída apenas dependia do estado actual, pelo que o circuito que a produzia tinha como entradas apenas as variáveis de estado que representam o estado actual. A este modelo chama-se modelo de Moore e apresenta a característica de as saídas apenas poderem trocar de valor quando ocorre uma mudança de estado, sendo por isso mantidas constantes ao longo do tempo que dura um estado, mesmo se as entradas forem modificadas ao longo desse tempo. Se as saídas dependerem directamente das entradas, tal como mostra o modelo da figura, então o seu valor em cada estado é também função do valor das entradas (,S). Isto quer dizer que, durante o período de tempo correspondente a um estado, os valores das saídas podem alterar-se, ao contrário do que acontecia em máquinas de estados que sigam o modelo de Moore. O processo de projecto de máquinas de estados segundo o modelo de Mealy segue o mesmo caminho que o ilustrado para máquinas de Moore, excepto no que diz respeito à especificação dos valores das saídas e da síntese do circuito correspondente. Sistemas Digitais 22/23 - FEUP/DEEC - José Carlos Alves 45