Famílias de Circuitos Lógicos

Transcrição

1 Famílias de Circuitos Lógicos Nikolas Libert Aula 3 Eletrônica Digital ET52C Tecnologia em Automação Industrial

2 Famílias de Circuitos Lógicos Famílias de Circuitos Lógicos As características construtivas dos circuitos integrados permitem a divisão em categorias chamadas de famílias. Cada família possui características de operação bem definidas. DAELT Nikolas Libert 2

3 Famílias de Circuitos Lógicos Famílias em uso: CMOS (Complementary Mosfet) TTL (Transistor-Transistor Logic) Famílias obsoletas: DCTL (Direct-Coupled Transistor Logic) RTL (Resistor-Transistor Logic) RCTL (Resistor-Capacitor Transistor Logic) DTL (Diode-Transistor Logic) HTL (High-Treshold Logic) ECL (Emitter-Coupled Logic) DAELT Nikolas Libert 3

4 Principais Parâmetros Principais Parâmetros das Famílias Lógicas Tensões limites que serão reconhecidas como nível lógico alto ou baixo. Correntes mínimas e máximas que as entradas ou saídas das portas lógicas devem consumir ou fornecer. Tempos de atraso de propagação do sinais pelas portas lógicas. DAELT Nikolas Libert 4

5 Principais Parâmetros Níveis de Tensão v IL (entrada, nível baixo): máxima tensão que será reconhecida como nível baixo pela entrada. v IH (entrada, nível alto): mínima tensão que será reconhecida como nível alto pela entrada. v OL (saída, nível baixo): maior tensão na saída quando a mesma representar nível lógico baixo. v OH (saída, nível alto): menor tensão na saída quando a mesma representar nível lógico alto. v OH Nível 1 v IH Nível 1 v OL 0 Nível Indefinido Saída Nível 0 v IL 0 Nível Indefinido Entrada Nível 0 DAELT Nikolas Libert 5

6 Principais Parâmetros Níveis de Corrente I IL (entrada, nível baixo): máxima corrente fornecida pela entrada quando é aplicado nível lógico baixo. I IH (entrada, nível alto): máxima corrente consumida pela entrada quando é aplicado nível lógico alto. I OL (saída, nível baixo): máxima corrente que a saída pode receber, mantendo o nível lógico baixo. I OH (saída, nível alto): máxima corrente que a saída pode fornecer, mantendo o nível lógico alto. I IL 0 1 I OH I IH I OL 1 0 DAELT Nikolas Libert 6

7 Principais Parâmetros Fan-Out Como as entradas das portas lógicas consomem corrente, a saída de uma porta pode ser conectada a um número limitado de entradas de outras portas. O número de entradas que podem ser ligadas à uma única saída é dado pelo Fan-Out. Se o Fan-Out não for respeitado, o nível lógico na saída pode entrar para a região indefinida. Fan Out (nível 0) = I OL I IL Fan Out (nível 1) = I OH I IH DAELT Nikolas Libert 7

8 Principais Parâmetros Atraso de propagação Tempo que a saída de um bloco lógico leva para mudar de estado após uma alteração em sua entrada. São definidos dois tempos de atraso: tplh : atraso na mudança de nível baixo para alto. tphl : atraso na mudança de nível alto para baixo. v S v E v E v S t t PHL t PLH DAELT Nikolas Libert 8

9 Características Internas: TTL x CMOS Características Internas: Portas TTL e CMOS TTL (Transistor-Transistor Logic). Uso de transistores bipolares de junção NPN ou PNP. CMOS (Complementary MOSFET). Uso de pares de transistores MOSFET canais P e N. Facilidade de integração em relação à tecnologia TTL. Menos componentes. DAELT Nikolas Libert 9

10 Características Internas: TTL x CMOS Transistor Bipolar de Junção (TBJ). NPN PNP Coletor Coletor Coletor Base Base N P Base Base Emissor N Emissor Emissor Coletor P N P Emissor O TBJ é um amplificador de corrente. β CC ou h FE é o ganho de corrente. I B I C I E I C =I B β CC I E =I B +I C =I B (β CC +1) Se β CC 1: I C I E DAELT Nikolas Libert 10

11 Características Internas: TTL x CMOS Para o transistor funcionar, deve haver uma queda de tensão de 0,7 V entre Base e Emissor. I B I C I E Base Coletor Ache a tensão v S : β CC =300 I E I C =I B β CC 5V N P N Emissor I B 100k 470 v S I C I E E I B + 0,7 V - I C I E I B = 5 0,7 100 k =43μ A Efeito transistor: corrente flui reversamente no diodo Base-Coletor (desde que o diodo Base-Emissor esteja polarizado diretamente). I C =β I B =300 43μ=12,9 ma v S =E 470 I C =E 6,063 DAELT Nikolas Libert 11

12 Características Internas: TTL x CMOS 470 I C v S =E 470 I C =E 6,063 5V I B 100k v S I E E Se E = 5 V, v S deveria ser -1,063 V Impossível! Na prática, a menor tensão entre coletor e emissor (para NPN) será da ordem de 0,3 V. Nunca será menor que zero. Se E=5 V, o transistor não poderá fornecer a corrente dada pelo ganho β CC. Diz-se que ele saturou. Na saturação, o transistor opera como uma chave fechada (queda de 0 V entre coletor e emissor). DAELT Nikolas Libert 12

13 Características Internas: TTL x CMOS Ache a tensão v S : 0V I B 100k 470 v S I C I E E Não haverá os 0,7 V necessários para que o diodo Base-Emissor seja polarizado diretamente. I B =0 I E I C =I B β CC =0 v S =E 470 I C =E 0=E Quando não há corrente de base, não há corrente de coletor e diz-se que o transistor está cortado. No corte, o transistor opera como uma chave aberta (queda de E volts entre coletor e emissor). DAELT Nikolas Libert 13

14 Características Internas: TTL x CMOS TBJ como chave. Necessidade de circuito de polarização, para abertura e fechamento da chave (controle da corrente de base). V CC V CC V CC R C R C R C V B i B V B i B =0 V B i B >>0 R B R B R B Baixa corrente de base (chave aberta) (corte) Alta corrente de base (chave fechada) (saturação) Em eletrônica digital, transistores operam no corte ou na saturação. DAELT Nikolas Libert 14

15 Características Internas: TTL x CMOS Transistor MOSFET (Metal-óxido-semicondutor). Transistor controlado por tensão, não por corrente. Existência de uma tensão limiar de fechamento de chave v TH. Canal N Dreno D Canal P Fonte S G G Porta Porta S Fonte D Dreno Se v GS >v TH : Curto entre Dreno e Fonte. Se v GS <v TH : Curto entre Dreno e Fonte. DAELT Nikolas Libert 15

16 Características Internas: TTL x CMOS Não há necessidade de resistores de polarização. Alta impedância na porta (corrente que entra é desprezível). CMOS como chave. V DD V DD V DD R D R D R D V G I G 0 D V G <V TH V G >V TH G S (chave aberta) (chave fechada) DAELT Nikolas Libert 16

17 Características Internas: TTL x CMOS Exemplo: Porta NÃO E TTL R1 v CC Caso A ou B seja 0 V: R2 R4 O diodo entre base e emissor de T1 conduz. T2 corta. T4 corta 0 V A B N P T 1 N T2 R3 T 3 T 4 S v CC Entra uma corrente na base de T3 e T3 satura. A tensão de alimentação aparecerá na saída S. A B S DAELT Nikolas Libert 17

18 Características Internas: TTL x CMOS Exemplo: Porta NÃO E TTL R1 v CC Caso A e B sejam v cc : R2 R4 O diodo entre base e coletor de T1 conduz. T2 satura. T4 satura. A B N v CC T 1 T2 R3 T 3 v CC S 0 P N T 4 Por causa do diodo não haverá 0,7 V entre a base e o emissor de T3, que cortará. A saída S ficará aterrada. A B S DAELT Nikolas Libert 18

19 Características Internas: TTL x CMOS Exemplo: Porta NÃO E TTL v CC R3 R1 R2 R4 A B T 1 T2 T 3 S O que ocorre com a saída S se nenhum sinal estiver conectado aos pontos A e B? P T 4 N N DAELT Nikolas Libert 19

20 Características Internas: TTL x CMOS Quando uma chave for conectada na entrada de uma porta é necessário o uso de resistores que mantenham a entrada num nível fixo no instante de comutação. v CC v CC 1kΩ 1kΩ Resistor de Pull-Up Quando a chave estiver aberta, o nível lógico de entrada é alto. Resistor de Pull-Down Quando a chave estiver aberta, o nível lógico de entrada é baixo. DAELT Nikolas Libert 20

21 Características Internas: TTL x CMOS Exemplo: Porta NÃO E CMOS v DD 0 V A G S D M 1 G G S D D S D M 2 S M 3 v DD Caso A ou B seja 0 V: M2 funciona como chave fechada. M3 funciona como chave aberta. A tensão de alimentação aparece na saída. (canal n) D B G S chave fechada se v GS =v DD (canal p) G S G D chave fechada se v GS =-v DD S M 4 A B S DAELT Nikolas Libert 21

22 Características Internas: TTL x CMOS Exemplo: Porta NÃO E CMOS v DD (canal n) D v DD A v DD B G S chave fechada se v GS =v DD G S D M 1 (canal p) G S G G G D chave fechada se v GS =-v DD S D D S D S M 2 S M 3 M 4 0 V Caso A e B sejam v DD : M1 e M2 funcionam como chaves abertas. M3 e M4 funciona como chaves fechadas. A saída S ficará aterrada. A B S DAELT Nikolas Libert 22

23 Família TTL Família TTL Duas séries comerciais: 74XXX (série comum): garantia de funcionamento com tolerâncias de 5% para temperaturas entre 0 e 70 C. 54XXX (série militar): garantia de funcionamento com tolerâncias de 10% para temperaturas entre -55 e 125 C. DAELT Nikolas Libert 23

24 Família TTL Tensões de alimentação permitidas: Série 74: 4,75 a 5,25 V. Série 54: 4,5 a 5,5 V. Tensões de entrada e saída para versão padrão: Parâmetro Valor Unidade V IL 0,8 V V IH 2,0 V V OL 0,4 V V OH 2,4 V DAELT Nikolas Libert 24

25 Família TTL Correntes de entrada e saída para versão padrão: Parâmetro Valor Unidade I IL 1,6 ma I IH 40 μa I OL 16 ma I OH 400 μa Fan-Out: Fan Out (nível 0) = I OL I IL Fan Out (nível 1) = I OH I IH Fan Out (nível 0) =Fan Out (nível1) =10 DAELT Nikolas Libert 25

26 Família TTL Tempo de Atraso: Em média é em torno de 10 ns, podendo variar em diferentes versões. Parâmetro Valor Unidade t PLH 11 ns t PHL 7 ns Potência dissipada: Em média é de 10 mw por porta. DAELT Nikolas Libert 26

27 Família TTL Diferentes Versões Versão Código Atraso de propagação típico Consumo por porta Frequência máxima para flip-flop Standard 54/74 10 ns 10 mw 35 MHz Low power 54L/74L 33 ns 1 mw 3 MHz High speed 54H/74H 6 ns 22 mw 50 MHz Schottky 54S/74S 3 ns 19 mw 125 MHz Advanced Schottky Low power Schottky Advanced low power Schottky 54AS/ 74AS 54LS/ 74LS 54ALS/ 74ALS 1,5 ns 8,5 mw 200 MHz 10 ns 2 mw 45 MHz 4 ns 1 mw 70 MHz DAELT Nikolas Libert 27

28 Família CMOS Família CMOS Três séries comerciais: 4000A 4000B 54/74: Pinagem compatível com série TTL 74C: Série padrão. 74HC/74HCT: Versão de alta velocidade (High Speed CMOS). Versão HCT possui parâmetros de tensão compatíveis com família TTL-LS. 74LV/LVC: Baixa tensão (Low Voltage CMOS) DAELT Nikolas Libert 28

29 Família CMOS Operação com temperaturas entre -40 e 85 C nas séries comuns e -55 e 125 C nas séries militares. Tensões de alimentação permitidas (v DD ): Séries 4000 e 74C: 3 a 15 V. Série 74HC: 2 a 6 V. Série 74HCT: 4,5 a 5,5 V. Série 74LV: 1 a 3,6 V. Série 74LVC: 1,2 a 3,6 V. DAELT Nikolas Libert 29

30 Família CMOS Tensões de entrada e saída: Em geral, v IL (máx.) e v IH (mín.) correspondem a 30% e 70% de v DD. Para a série 74 HCT, os valores são iguais aos da série TTL-LS. Tensões de entrada e saída para série 4000B alimentada com 5 V. Parâmetro Valor Unidade V IL 1,5 V V IH 3,5 V V OL 0,05 V V OH 4,95 V DAELT Nikolas Libert 30

31 Família CMOS Correntes de entrada e saída para série 4000B alimentada com 5 V. Parâmetro Valor Unidade I IL 1 μa I IH 1 μa I OL 400 μa I OH 400 μa Fan-Out: Em média, próximo a 50. Para série 4000B: Fan Out (nível 0) =Fan Out (nível1) =400 DAELT Nikolas Libert 31

32 Família CMOS Tempo de Atraso: Em média é em torno de 90 ns, podendo variar em diferentes versões. Exemplo para alimentação com 5 V. Versão Potência dissipada: Atraso de propagação típico Frequência máxima para flip-flop 4000B 90 ns 12 MHz HC/HCT 8 ns 55 MHz Em média é de 1 nw por porta (série 4000) ou 2,5 nw por porta (série 74HC). DAELT Nikolas Libert 32

33 Família CMOS A família CMOS é suscetível à danos por eletricidade estática, devendo ser manuseada com os devidos cuidados. O consumo da família CMOS é muito inferior ao da família TTL. A alta impedância de entrada dos transistores CMOS faz com que a corrente de entrada nas portas seja muito baixa. O circuitos CMOS estão disponíveis numa ampla faixa de tensões de alimentação. A família CMOS possui atrasos de propagação mais elevados que a família TTL, sendo sua principal desvantagem. DAELT Nikolas Libert 33

34 Circuitos TTL com Coletor Aberto Circuitos Integrados TTL com Coletor Aberto Nos circuitos lógicos com coletor aberto (opencollector), o resistor entre o coletor do transistor de saída e a alimentação foi removido. Outras características são semelhantes aos circuitos convencionais. Deve ser adicionado um resistor externo da saída ao pino de alimentação. DAELT Nikolas Libert 34

35 Circuitos TTL com Coletor Aberto Exemplo: Porta NÃO E TTL com coletor aberto. v CC A B R1 R2 S R4 R3 Portas Open-Collector podem ser utilizadas para interface entre circuitos de tensões diferentes. Neste caso, o resistor seria conectada a uma linha de tensão diferente de v CC. DAELT Nikolas Libert 35

36 Circuitos TTL com Coletor Aberto Conexão entre portas TTL com coletor aberto. v CC R Porta 1 Porta 2 A saída de diversas portas Open-Collector podem ser interconectadas por um mesmo resistor de coletor. Quando qualquer um dos transistores de saída conduzir, o nível lógico da saída S será zero. Este esquema de ligação é chamado de Wired- And, por executar a função lógica E com todas as saídas. Porta 3 S DAELT Nikolas Libert 36

37 Saídas com Estado de Alta Impedância Saída com Estado de Alta Impedância Saídas possuem três estados possíveis. Níveis lógicos alto, baixo e saída em alta impedância. No estado de alta impedância, o pino de saída opera como se estivesse desconectado do circuito, não interferindo em outros componentes. Saídas com possibilidade de estado de alta impedância são chamadas de Tri-State. DAELT Nikolas Libert 37

38 Saídas com Estado de Alta Impedância Exemplo: Porta NÃO E Tri-State R1 v CC R2 R4 Caso TRI esteja em nível baixo: O diodo D1 desvia a corrente que entraria na base de T2. T2 corta. A B TRI v CC 0 V T 1 D 1 D 2 T2 R3 D 3 T 3 T 4 S Z O diodo D2 desvia a corrente que entraria na base de T3. T3 corta. Com o corte de T2, não haverá corrente na base de T4. T4 corta. Com o corte de T3 e T4, o ponto S fica praticamente isolado do circuito. O estado de alta impedância da saída S é representado pela letra Z. DAELT Nikolas Libert 38

39 Circuitos com Entrada Schmitt Trigger Circuitos com Entrada Schmitt Trigger Numa entrada com Schmitt Trigger, não existe a faixa de tensões com nível lógico indeterminado. Dois limiares de tensão são definidos (dados de datasheet) para portas com Schmitt Trigger, V T- e V T+. Se a tensão de entrada for maior que V T+, será interpretada como nível lógico alto. Se a tensão de entrada for menor que V T-, será interpretada como nível lógico baixo. DAELT Nikolas Libert 39

40 Circuitos com Entrada Schmitt Trigger Portas com Schmitt Trigger possuem histerese. Ex.: CI 7414 (6 inversores Schmitt Trigger). v S v E v S Símbolo com formato de histerese indica a presença de entrada com Schmitt Trigger. v E DAELT Nikolas Libert 40

41 Circuitos com Entrada Schmitt Trigger Aplicações dos Schmitt Triggers: Garantir o bom funcionamento do circuito quando o sinal de entrada possa estar na faixa de tensão de nível lógico indeterminado. Circuitos osciladores ou geradores de atraso. Fazer com que ondas com bordas arredondadas voltem a ter formato retangular. v S v E v E v S v T+ v T- t DAELT Nikolas Libert 41

42 Referências IDOETA, I. V., CAPUANO, F. G. Elementos de Eletrônica Digital, 41ª Edição, Érica, São Paulo, SN7414 Datasheet - Hex Schmitt Trigger Inverters, Texas Instruments Inc., DAELT Nikolas Libert 42