FACULDADE DE ENGENHARIA DE SOROCABA ELETRÔNICA II. Prof. Sidney José Montebeller

Transcrição

1 FACULDADE DE ENGENHARIA DE SOROCABA ELETRÔNICA II Prof. Sidney José Montebeller

2 Referências Bibliográficas e Internet Referências Bibliográficas 1- TOCCI, R. J.; WIDMER, N.S.; Sistemas Digitais: Princípios e Aplicações. Rio de Janeiro: LTC, MALVINO, A. P.; LEACH, D. P.; Eletrônica Digital: Princípios e Aplicações. São Paulo: McGraw-Hill, TAUB, H.; Circuitos Digitais e Microprocessadores. São Paulo: McGraw-Hill, LOURENÇO, A. C.; Circuitos Digitais. São Paulo: Érica. 5- CAPUANO, F. G.; IDOETA, I. V.; Elementos de Eletrônica Digital. São Paulo: Érica. 6- MELO, M.; Eletrônica Digital. São Paulo: Makron Books. 7- TOKHEIM, R. L.; Princípios Digitais. São Paulo: McGraw-Hill. Internet 1- ALTERA - Dispositivos de Lógica Programável 2- XILINX - Dispositivos de Lógica Programável 3- ATMEL - Microcontroladores (AVR) e Componentes Discretos 4- MICROCHIP - Microcontroladores (PIC) e Componentes Discretos 5- NATIONAL - Microcontroladores (COP8) e Componentes Discretos 6- TEXAS INSTRUMENTS - Microcontroladores (MSP430) e Componentes Discretos 7- BURR-BROWN - Conversores A/D e D/A e Amplificadores Operacionais 8- INTEL - Microcontroladores (8051) e Componentes Discretos 9- ANALOG DEVICES - Conversores A/D e D/A e Componentes Discretos 10- MOTOROLA - Microcontroladores (M68HC) e Componentes Discretos FACENS ELETRÔNICA II Prof. Sidney José Montebeller I

3 Sumário 1. Revisão de Circuitos Combinatórios Conceitos Introdutórios Representação de Quantidades Binárias Circuitos Digitais/Circuitos Lógicos Sistemas de Numeração e Códigos Portas Lógicas e Álgebra Booleana Teoremas da Álgebra de Boole Universalidade das Portas NAND e NOR Simplificação de Circuitos Lógicos Projetando Circuitos Lógicos Método do Mapa de Karnaugh para Simplificação Circuitos Lógicos Outras Portas Lógicas Circuitos Integrados Lógicos Famílias Lógicas de Circuitos Integrados Introdução Terminologia de Circuitos Integrados Digitais Família Lógica TTL Características da Série TTL Padrão Séries TTL Aperfeiçoadas Fan-Out e Carregamento para TTL Outras Características TTL Conectando Saídas TTL Juntas Tristate (Terceiro Estado) para o TTL Circuitos Integrados Digitais MOS O MOSFET Circuitos Digitais com MOSFETs Características da Lógica MOS Lógica MOS Complementar Características da Série CMOS Tecnologia de Baixa Tensão Saídas CMOS de Dreno Aberto e Tristate Interfaceamento de Circuitos Integrados TTL Acionando CMOS CMOS Acionando TTL Dispositivos de Lógica Programável (PLDs) Introdução Conceito Básico Simbologia Arquitetura de um PLD Outros Recursos Disponíveis Outros Tipos de PLDs Programação PLDs Programáveis FACENS ELETRÔNICA II Prof. Sidney José Montebeller II

4 Sumário 4. Flip-Flops Introdução Flip-Flop R-S (Reset Set) Flip-Flops com Clock Flip-Flop R-S com Clock Flip-Flop J-K Flip-Flop D Latch D Entradas Assíncronas Características de Temporizações dos Flip-Flops Circuitos Integrados de Flip-Flops Problemas de Temporização em Flip-Flops Flip-Flops Mestre/Escravo Dispositivos Schmitt-Trigger Circuitos Geradores de Clock Contadores Introdução Contadores Assíncronos Contadores de Módulo < 2 N Diagrama de Transição de Estados Contadores de Década Circuitos Integrados de Contadores Assíncronos Contador Assíncrono Decrescente Atrasos de Propagação de Contadores Assíncronos Contadores Síncronos Circuitos Integrados de Contadores Síncronos Contadores Síncronos Decrescentes Contadores com Carga Paralela Utilizando Contadores BCD Projeto de Contadores Síncronos O Flip-Flop J-K Procedimento para Construção de Contadores Síncronos Registradores Introdução Registradores de Deslocamento Transferência Paralela de Dados entre Registradores Transferência Serial de Dados entre Registradores Comparação entre a Transferência Paralela e a Transferência Serial Contadores com Registradores de Deslocamento Circuitos Integrados de Registradores FACENS ELETRÔNICA II Prof. Sidney José Montebeller III

5 Sumário 7. Decodificadores, Codificadores, Multiplexadores e Demultiplexadores Decodificadores Codificadores Multiplexadores Demultiplexadores Aritmética Digital Introdução Adição Binária Representação de Números com Sinal Representação de Números com Sinal Usando Complemento a Multiplicação de Números Binários Divisão de Números Binários Adição de Números BCD Aritmética Hexadecimal Circuitos Aritméticos Somador Paralelo Integrado Ligação em Cascata de Somadores Paralelos Circuito Integrados de ULAs Conversão Digital-Analógica Interface com o Mundo Analógico Sistema Digital Interfaceando com Grandezas Analógicas Conversão Digital Analógica (D/A) Código de Entrada BCD Conversor D/A com Amplificador Operacional Fatores Importantes na Precisão da Conversão Conversores D/A com Saída em Corrente Rede R/2R Especificações de Conversores D/A Circuito Integrado de Conversão D/A AD Aplicações de Conversores D/A Conversão Analógico-Digital Introdução Conversor A/D de Rampa Digital Precisão e Resolução de Conversores A/D Aquisição de Dados Reconstrução de Sinais Digitalizados Conversor A/D de Aproximações Sucessivas ADC0804 Conversor A/D de Aproximações Sucessivas FACENS ELETRÔNICA II Prof. Sidney José Montebeller IV

6 Sumário Conversor A/D Flash Outros Métodos de Conversão A/D Memórias Introdução Definição de Termos Básicos Princípios de Operação das Memórias Conexões da Memória com a CPU Memórias Somente de Leitura (ROM) Introdução Diagrama em Blocos de uma ROM Arquitetura de uma ROM Temporização de uma ROM Tipos de ROM Aplicações de ROMs Memórias de Acesso Aleatório (RAM) Introdução Arquitetura de uma RAM RAM Estática (SRAM) RAM Dinâmica (DRAM) Expansão do Tamanho da Palavra e da Capacidade Introdução Expansão do Tamanho da Palavra Expansão da Capacidade Microcontrolador AT90S Introdução Características do Microcontrolador AT90S Encapsulamento Descrição Geral Diagrama em Blocos Descrição dos Pinos Oscilador Arquitetura Temporizadores/Contadores Watchdog Timer FACENS ELETRÔNICA II Prof. Sidney José Montebeller V

7 SUMÁRIO Acesso para Leitura/Escrita na EEPROM UART Comparador Analógico Interface com SRAM Externa Portas de Entrada/Saída Guia para Uso do Assembler AVR Introdução Código Fonte do Assembler Registradores da Memória de I/O do AT90S Tabela de Instruções Diretivas no Assembler Expressões FACENS ELETRÔNICA II Prof. Sidney José Montebeller VI

8 Revisão de Circuitos Combinatórios 1. Revisão de Circuitos Combinatórios 1.1- Conceitos Introdutórios Grandezas Analógicas e Digitais Grandezas analógicas são aquelas que podem variar em um intervalo contínuo de valores. Por exemplo, a velocidade de um veículo pode assumir qualquer valor de 0 a 200 Km/h. Grandezas digitais são aquelas que variam em passos discretos. Por exemplo, o tempo varia continuamente mas a sua medição através de um relógio digital é feita a cada minuto. Sistemas Analógicos e Digitais Um sistema analógico contém dispositivos que podem manipular quantidades físicas analógicas. Por exemplo, a saída de um amplificador pode variar continuamente dentro de um certo intervalo. Um sistema digital contém dispositivos capazes de manipular informações lógicas (representadas na forma digital). Um exemplo seria um computador. As vantagens das técnicas digitais são várias: - Sistemas digitais são mais fáceis de projetar; - Fácil armazenamento de informação; - Maior exatidão e precisão; - A operação do sistema pode ser programada; - Circuitos digitais são menos afetados pelo ruído; - Um maior número de circuitos digitais pode ser colocado em um circuito integrado. Sistemas de Numeração Digital - Sistema decimal contém 10 algarismos (0 a 9). Representação: 273,41 10 = (2 x 10 2 ) + (7 x 10 1 ) + (3 x 10 0 ) + (4 x 10-1 ) + (1 x 10-2 ) Pesos Sistema binário contém 2 algarismos (0 e 1). Representação: 101,01 2 = (1 x 2 2 ) + (0 x 2 1 ) + (1 x 2 0 ) + (0 x 2-1 ) + (1 x 2-2 ) = 5,25 10 Pesos FACENS ELETRÔNICA II Prof. Sidney José Montebeller 1

9 Revisão de Circuitos Combinatórios - Sistema octal contém 8 algarismos (0 a 7). Representação: 157,2 8 = (1 x 8 2 ) + (5 x 8 1 ) + (7 x 8 0 ) + (2 x 8-1 ) = 111,25 10 Pesos Sistema hexadecimal contém 16 algarismos (0 a F). Representação: 15A,2 16 = (1 x 16 2 ) + (5 x 16 1 ) + (10 x 16 0 ) + (2 x 16-1 ) = 346, Pesos Representação de Quantidades Binárias Em sistemas digitais, a informação geralmente apresenta a forma binária. Essas quantidades binárias podem ser representadas por qualquer dispositivo que apresente dois estados de operação. Uma chave, por exemplo, pode estar aberta ou fechada. Podemos dizer que a chave aberta corresponde ao dígito binário 0 e a chave fechada corresponde ao dígito binário 1. Outros exemplos: uma lâmpada (acesa ou apagada), um diodo (conduzindo ou não), um transistor (conduzindo ou não) etc. Em sistemas digitais eletrônicos, a informação binária é representada por níveis de tensão (ou correntes). Por exemplo, zero volts poderia representar o valor binário 0 e +5 volts poderia representar o valor binário 1. Mas, devido a variações nos circuitos, os valores binários são representados por intervalos de tensões: o 0 digital corresponde a uma tensão entre 0 e 0,8 volts enquanto o 1 digital corresponde a uma tensão entre 2 e 5 volts. Com isso percebemos uma diferença significativa entre um sistema analógico e um sistema digital. Nos sistemas digitais, o valor exato da tensão não é importante. Fig. 1-1: Intervalos típicos de tensão para os binários 0 e 1. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 2

10 Revisão de Circuitos Combinatórios 1.3- Circuitos Digitais/Circuitos Lógicos Circuitos digitais são projetados para produzir tensões de saída e responder a tensões de entrada que estejam dentro do intervalo determinado para os binários 0 e 1. A fig. 1-2 mostra isso: Fig. 1-2: Resposta de um circuito digital Praticamente todos os circuitos digitais existentes são circuitos integrados (CIs), o que tornou possível a construção de sistemas digitais complexos menores e mais confiáveis do que aqueles construídos com circuitos lógicos discretos Sistemas de Numeração e Códigos O sistema binário de numeração é o mais importante em sistemas digitais. O sistema decimal também é importante porque é usado por todos nós para representar quantidades. Já os sistemas octal e hexadecimal são usados para representar números binários grandes de maneira eficiente. - Conversões Binário-Decimal Cada dígito tem um peso correspondente à sua posição = (1 x 2 4 ) + (1 x 2 3 ) + (0 x 2 2 ) + (1 x 2 1 ) + (1 x 2 0 ) = FACENS ELETRÔNICA II Prof. Sidney José Montebeller 3

11 Revisão de Circuitos Combinatórios - Conversões Decimal-Binário O método usado é o das divisões sucessivas: - Conversão Octal-Decimal Cada dígito tem um peso correspondente à sua posição = (3 x 8 2 ) + (7 x 8 1 ) + (2 x 8 0 ) = Conversão Decimal-Octal O método usado é o das divisões sucessivas: - Conversão Octal-Binário Cada dígito octal é convertido para o seu correspondente em binário. Dígito Octal Equivalente Binário = (100) (111) (010) = Conversão Binário-Octal O número binário é dividido em grupos de 3 dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no seu correspondente octal = (100) (111) (010) = Conversão Hexadecimal-Decimal Cada dígito tem um peso correspondente à sua posição. 2AF 16 = (2 x 16 2 ) + (10 x 16 1 ) + (15 x 16 0 ) = Conversão Decimal-Hexadecimal O método usado é o das divisões sucessivas: - Conversão Hexadecimal-Binário Cada dígito hexadecimal é convertido para o seu correspondente em binário. 9F2 16 = (1001) (1111) (0010) = Conversão Binário-Hexadecimal O número binário é dividido em grupos de 4 dígitos iniciando-se a partir do dígito de menor peso. Cada grupo é convertido no seu correspondente hexadecimal = (0011) (1010) (0110) = 3A6 16 FACENS ELETRÔNICA II Prof. Sidney José Montebeller 4

12 Revisão de Circuitos Combinatórios - Código BCD O código BCD não constitui um sistema de numeração. Ele apenas relaciona cada dígito do sistema decimal com um grupo de 4 dígitos do sistema binário = (1000) (0111) (0100) = (BCD) Relacionando as Representações Tabela 1-1 Decimal Binário Octal Hexadecimal BCD A B C D E F Portas Lógicas e Álgebra Booleana A álgebra booleana é a ferramenta fundamental para descrever a relação entre as saídas de um circuito lógico e suas entradas através de uma equação (expressão booleana). Existem três operações básicas: OR (OU), AND (E) e NOT (NÃO). Operação Lógica OR (OU) Fig. 1-3: Porta OR (OU) FACENS ELETRÔNICA II Prof. Sidney José Montebeller 5

13 Revisão de Circuitos Combinatórios Operação Lógica AND (E) Fig. 1-4: Porta AND (E) Operação Lógica NOT (INVERSORA) Fig. 1-5: Porta NOT (INVERSORA) Descrevendo Circuitos Lógicos Algebricamente Qualquer circuito lógico pode ser descrito usando as portas AND, OR e NOT. Essas três portas são os blocos básicos na construção de qualquer sistema digital. Fig. 1-6: Circuito Lógico e sua Expressão Lógica FACENS ELETRÔNICA II Prof. Sidney José Montebeller 6

14 Revisão de Circuitos Combinatórios Implementando Circuitos Lógicos a partir de Expressões Booleanas Podemos usar a expressão booleana para gerar o circuito lógico. Por exemplo: Fig. 1-7: Expressão Lógica e seu Circuito Lógico Portas NOR e NAND Outros tipos de portas lógicas existentes são as portas NOR e NAND, que na verdade são combinações das portas OR, AND e NOT. Fig. 1-8: Portas NOR e NAND FACENS ELETRÔNICA II Prof. Sidney José Montebeller 7

15 Revisão de Circuitos Combinatórios 1.6- Teoremas da Álgebra de Boole Esses teoremas, aplicados na prática, visam simplificar as expressões booleanas e consequentemente os circuitos gerados por estas expressões. Teoremas Booleanos Teoremas de DeMorgan FACENS ELETRÔNICA II Prof. Sidney José Montebeller 8

16 Revisão de Circuitos Combinatórios 1.7- Universalidade das Portas NAND e NOR Qualquer expressão lógica pode ser implementada usando apenas portas NAND ou portas NOR. Isso porque podemos representar portas OR, AND ou NOT usando apenas portas NAND ou NOR. Fig. 1-9: Uso de PORTAS NAND para implementar outras funções booleanas Simplificação de Circuitos Lógicos Depois de encontrada a expressão de um circuito lógico, podemos reduzi-la para uma forma mais simples. A intenção é diminuir o número de variáveis nessa expressão, o que significa diminuir o número de portas lógicas e conexões em um circuito lógico. Simplificação Algébrica A simplificação algébrica é feita com o uso dos teoremas da álgebra booleana e de DeMorgan. Exemplo: FACENS ELETRÔNICA II Prof. Sidney José Montebeller 9

17 Revisão de Circuitos Combinatórios 1.9- Projetando Circuitos Lógicos Passos para o projeto completo de um circuito lógico: a) Montar a tabela-verdade: b) Analisar a saída: A B C x Quando qualquer entrada de uma porta OR for 1 então a saída será 1. Então podemos deduzir que a saída x é uma operação OR de todos os casos em que a saída x é 1. Cada caso corresponde a uma operação lógica AND com todas as variáveis de entrada. c) Simplificar a expressão lógica obtida: A expressão pode ser reduzida a um número menor de termos se aplicarmos os teoremas booleanos e de DeMorgan. d) Implementar o circuito através da expressão lógico: Fig. 1-10: Circuito lógico final FACENS ELETRÔNICA II Prof. Sidney José Montebeller 10

18 Revisão de Circuitos Combinatórios Método do Mapa de Karnaugh para Simplificação Circuitos Lógicos Vamos usar a tabela anterior como exemplo Outras Portas Lógicas Circuito XOR Fig. 1-11: Porta XOR (OU-Exclusivo) FACENS ELETRÔNICA II Prof. Sidney José Montebeller 11

19 Revisão de Circuitos Combinatórios Circuito XNOR Fig. 1-12: Porta XNOR (NOU-Exclusivo) Circuitos Integrados Lógicos Exemplos de circuitos integrados lógicos: Fig. 1-13: Circuito integrado 74LS08 (4 portas AND de 2 entradas) FACENS ELETRÔNICA II Prof. Sidney José Montebeller 12

20 Revisão de Circuitos Combinatórios Fig. 1-14: Circuito integrado 74LS04 (6 portas inversoras) Fig. 1-15: Circuito integrado 74LS32 (4 portas OR de 2 entradas) Outros: Quatro portas NAND Quatro portas NOR Quatro portas XOR Quatro portas XNOR FACENS ELETRÔNICA II Prof. Sidney José Montebeller 13

21 Famílias Lógicas de Circuitos Integrados 2. Famílias Lógicas de Circuitos Integrados 2.1- Introdução Circuitos integrados são amplamente usados na construção de sistemas digitais. Isso porque eles têm muito mais circuitos em um pequeno encapsulamento e são mais confiáveis Terminologia de Circuitos Integrados Digitais Os fabricantes de circuitos integrados digitais seguem praticamente o mesmo padrão de nomenclatura e terminologia: a) Tensão e Corrente: - V IH (min) Mínima Tensão de Entrada em Nível Alto. - V IL (max) Máxima Tensão de Entrada em Nível Baixo. - V OH (min) Mínima Tensão de Saída em Nível Alto. - V OL (max) Máxima Tensão de Saída em Nível Baixo. - I IH Corrente de Entrada em Nível Alto. - I IL Corrente de Entrada em Nível Baixo. - I OH Corrente de Saída em Nível Alto. - I OL Corrente de Saída em Nível Baixo. Fig. 2-1: Tensões e correntes em nível lógico 1 e 0 b) Fan-Out O Fan-Out corresponde ao número máximo de entradas lógicas que uma saída de um circuito lógico pode acionar. Se esse número for excedido, os níveis de tensão e corrente não serão garantidos. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 14

22 Famílias Lógicas de Circuitos Integrados c) Atrasos de Propagação Um sinal lógico, ao atravessar um circuito, sofre um atraso. Existem dois tipos de atraso: - t PLH Tempo de atraso do estado lógico 0 para o 1. - t PHL Tempo de atraso do estado lógico 1 para o 0. Fig. 2-2: Atrasos de propagação Os valores dos tempos de atrasos de propagação são usados para medição de velocidade em circuitos lógicos. d) Potência Como todo circuito elétrico, um circuito lógico consome uma certa quantidade de potência. Essa potência é fornecida por fontes de alimentação e esse consumo deve ser levado em consideração em um sistema digital. Se um circuito integrado consome menos potência poderemos ter uma fonte de menor capacidade e com isso reduziremos os custos do projeto. e) Velocidade x Potência Um circuito digital ideal é aquele que possui o menor consumo de potência e o menor atraso de propagação. Em outras palavras, o produto de velocidade e potência deve ser o menor possível. f) Imunidade ao Ruído Ruídos são sinais indesejáveis gerados por campos eletromagnéticos podem afetar o funcionamento de um circuito lógico. Esses sinais podem fazer com que a tensão de entrada de um circuito lógico caia abaixo de V IH (min) ou aumente além de V IL (max), gerando falsos sinais. A imunidade ao ruído se refere à capacidade de um circuito lógico de rejeitar esse ruído. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 15

23 Famílias Lógicas de Circuitos Integrados Fig. 2-3: Margens de ruído g) Níveis de Tensão Inválidos Circuitos lógicos só trabalharão confiavelmente com níveis de tensão especificados pelos fabricantes, ou seja, as tensões devem ser menores que V IL (max) e maiores que V IH (min) fora da faixa de indeterminação e com alimentação adequada. h) Fornecimento de Corrente e de Absorção de Corrente O fornecimento de corrente é mostrado na fig Quando a saída da porta lógica 1 está em ALTO, ela fornece uma corrente I IH para a entrada da porta lógica 2. Fig. 2-4: Porta de acionamento fornecendo corrente para a porta de carga FACENS ELETRÔNICA II Prof. Sidney José Montebeller 16

24 Famílias Lógicas de Circuitos Integrados A absorção de corrente é mostrada na fig Quando a saída da porta lógica 1 está em BAIXO, ela absorve uma corrente I IL para a entrada da porta lógica 2. Fig. 2-5: Porta de acionamento absorvendo corrente da porta de carga i) Encapsulamentos de Circuitos Integrados Alguns tipos de encapsulamentos de circuitos integrados são mostrados na fig Fig. 2-6: Encapsulamentos mais comuns de circuitos integrados FACENS ELETRÔNICA II Prof. Sidney José Montebeller 17

25 Famílias Lógicas de Circuitos Integrados 2.3- Família Lógica TTL Um circuito básico utilizado na lógica-transistor-transistor é mostrado na fig. 2-7: Fig. 2-7: Porta NAND básica TTL e equivalente a diodo para Q1 Esse circuito representa uma porta NAND TTL. Uma das principais características desse circuito são os dois emissores do transistor Q1. Na mesma figura está o circuito equivalente a diodo de Q1. Outra característica construtiva importante desse circuito é sua saída totem-pole, que impede que os dois transistores (Q3 e Q4) conduzam ao mesmo tempo. - Operação do Circuito Saída em Nível Baixo A saída em nível baixo é conseqüência de entradas A e B em nível alto (+ 5 V). Nesse caso, Q1 ficará cortado e Q2 conduzirá (ver circuito equivalente). A corrente fluirá do emissor de Q2 para a base de Q4 e o faz conduzir. A tensão no coletor de Q2 é insuficiente para Q3 conduzir. Essa tensão está em torno de 0,8 V (0,7 V da junção B-E de Q4 + 0,1 V de Vce (sat) de Q2). Para o transistor Q3 conduzir é necessário que sua junção B-E e o diodo D1 esteja diretamente polarizado. Com Q4 conduzindo, a tensão de saída é muito baixa (< 0,4 V), ou nível baixo ( 0 ). - Operação do Circuito Saída em Nível Alto Para que a saída de uma porta NAND fique em alto, pelo menos uma das entradas A ou B deverá ser zero. Nessa condição haverá condução de Q1 por um de seus emissores, ou pelos dois (ver circuito equivalente ), fazendo com que Q2 fique cortado. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 18

26 Famílias Lógicas de Circuitos Integrados Com Q2 cortado não haverá corrente na base de Q4 e ele ficará cortado também. Sem corrente no coletor de Q2, a tensão na base de Q3 é suficiente para que ele entre em condução. Com Q3 conduzindo, a tensão na saída ficará em torno de 3,4 V a 3,8 V (sem carga), devido às quedas na junção B-E de Q3 e ao diodo D1. Com carga essa tensão deverá diminuir. - Absorção de Corrente Uma saída TTL em nível baixo age como um absorvedor de corrente pois ela recebe a corrente da entrada da porta que está acionando. - Fornecimento de Corrente Uma saída TTL em nível alto age como fornecedora de corrente. Na verdade essa corrente tem um valor muito baixo, causada pela fuga de polarização reversa do diodo (junção B-E) de Q1. - Outras Portas TTL Praticamente todas as outras portas lógicas possuem o mesmo circuito básico da porta NAND TTL. Outros circuitos internos são colocados apenas para implementar a lógica desejada Características da Série TTL Padrão - Faixas de Tensão de Alimentação e de Temperatura Existem duas séries de TTL padrão diferenciadas pela faixa de tensão de alimentação e temperatura: a série 74 e a série 54. A série 74 utiliza alimentação entre 4,75 V e 5,25 V e opera entre 0º a 70º C. A série 54 utiliza alimentação entre 4,5 V e 5,5 V e opera entre -55º a 125º C. - Níveis de Tensão V IL (max) 0,8 V V OL (max) 0,4 V Existe uma margem de segurança de uma saída para a entrada, chamada de margem de ruído, de 0,4 V (0,8 V 0,4 V). V IH (min) 2,0 V V OH (min) 2,4 V A margem de ruído também é de 0,4 V (2,4 V 2,0 V). FACENS ELETRÔNICA II Prof. Sidney José Montebeller 19

27 Famílias Lógicas de Circuitos Integrados - Faixas Máximas de Tensão As tensões máximas de trabalho de um TTL padrão não devem ultrapassar 5,5 V. Uma tensão maior de 5,5 V aplicada a um emissor de entrada pode causar dano na junção B-E de Q1. Tensões menores que 0,5 V também podem danificar o componente. - Dissipação de Potência Uma porta NAND TTL padrão consome, em média, 10 mw. - Atrasos de Propagação A porta AND TTL padrão tem atrasos de propagação típicos de t PLH = 11 ns e t PHL = 7 ns, resultando num atraso de propagação médio t PD (med) de 9 ns. - Fan-Out Uma saída TTL padrão pode acionar 10 entradas TTL padrão Séries TTL Aperfeiçoadas - Séries 74L e 74H Estas séries são versões TTL para baixa potência (74L) e alta velocidade (74H). A primeira consumia 1 mw e tinha um tempo de atraso de propagação de 33 ns e a segunda consumia 23 mw, com um tempo de atraso de propagação de 6 ns. Não são mais fabricadas atualmente. - TTL Schottky, Série 74S Esta série utiliza diodos Schottky entre a base e o coletor dos seus transistores, evitando que eles trabalhem saturados. Com isso o tempo de resposta do circuito é mais rápido. Por exemplo, a porta NAND 74S00 tem um atraso médio de 3 ns, mas um consumo de potência de 20 mw. - TTL Schottky de Baixa Potência, Série 74LS (LS-TTL) A série 74LS é uma versão de menor potência e menor velocidade da série 74S. Ela utiliza a combinação transistor/diodo Schottky, mas com valores maiores de resistores de polarização, o que diminui o consumo. Uma porta NAND 74LS tem um atraso típico de propagação de 9,5 ns e dissipação média de potência de 2 mw. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 20

28 Famílias Lógicas de Circuitos Integrados - TTL Schottky Avançada, Série 74AS (AS-TTL) A série 74AS surgiu como uma melhoria da série 74S. Possui velocidade e fan-out maiores e um menor consumo se comparado com a série 74S. - TTL Schottky Avançada de Baixa Potência, Série 74ALS Esta série surgiu como uma melhoria da série 74SL. - TTL Fast 74F Esta é a série TTL mais nova. Ela utiliza uma técnica de fabricação de circuitos integrados que reduz as capacitâncias entre os dispositivos internos visando reduzir os atrasos de propagação. - Comparação das Características das Séries TTL Tabela 2-1: Índices de performance 74 74S 74LS 74AS 74ALS 74F Atraso de propagação (ns) 9 3 9,5 1,7 4 3 Dissipação de potência (mw) ,2 6 Produto velocidade-potência (pj) ,6 4,8 18 Taxa máxima de clock (MHz) Fan-out (mesma série) Tabela 2-2: Parâmetros de tensão 74 74S 74LS 74AS 74ALS 74F V OH (min) 2,4 2,7 2,7 2,5 2,5 2,5 V OL (max) 0,4 0,5 0,5 0,5 0,4 0,5 V IH (min) 2,0 2,0 2,0 2,0 2,0 2,0 V IL (max) 0,8 0,8 0,8 0,8 0,8 0,8 FACENS ELETRÔNICA II Prof. Sidney José Montebeller 21

29 Famílias Lógicas de Circuitos Integrados 2.6- Fan-Out e Carregamento para TTL O fan-out corresponde ao número máximo de entradas lógicas que uma saída de um circuito lógico pode acionar. Esse número máximo está diretamente ligado à capacidade do circuito integrado de absorver ou fornecer corrente. Fig. 2-8: Saída TTL padrão no estado BAIXO acionando várias entradas Do circuito vemos que I OL é a soma das correntes I IL de cada entrada. Essa corrente causa uma queda de tensão V OL, que não deve ser maior que V OL (max). Isso limita a corrente I OL e o número de cargas que podem ser acionadas. Fig. 2-9: Saída TTL padrão no estado ALTO acionando várias entradas Nas fig. 2-8 e fig. 2-9, vemos que I OH é a soma das correntes I IH de cada entrada. Se cargas em excesso estiverem sendo acionadas, a corrente I OL aumentará de tal forma que o nível V OH caia para valores menores que V OH (min). Esse fato também limita o número de cargas acionadas e a corrente I OH. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 22

30 Famílias Lógicas de Circuitos Integrados - Determinando o Fan-Out Por exemplo, a série 74 possui: I IL (max) = 1,6 ma I OL (max) = 16 ma Fan-out (BAIXO) = I I OL IL = 16 ma 1,6 ma = 10 I IH (max) = 40 µa I OH (max) = 400 µa Fan-out (ALTO) = I I OH IH = 400 μa = μa O fan-out é 10 para ambos os casos. Se os valores de fan-out forem diferentes, o fan-out será o menor deles. Importante: - A soma das correntes I IH de todas as entradas conectadas em uma saída deve ser menor do que a especificação do I OH da saída; - A soma das correntes I IL de todas as entradas conectadas em uma saída deve ser menor do que a especificação do I OL da saída; 2.7- Outras Características TTL - Entradas Desconectadas (Flutuando) Entradas desconectadas (abertas) em circuitos TTL se comportam como se o nível lógico 1 fosse aplicado à essa entrada. Embora a lógica esteja correta, entradas desconectadas se comportam como captadoras de ruídos, fazendo com que o circuito lógico não trabalhe corretamente. - Entradas Não-Usadas Fig. 2-10: Três maneiras de tratar entradas lógicas não usadas FACENS ELETRÔNICA II Prof. Sidney José Montebeller 23

31 Famílias Lógicas de Circuitos Integrados - Transientes de Corrente A configuração totem-pole usada nas saídas dos circuitos TTL tem um inconveniente: durante a transição da saída de BAIXO para ALTO ocorre um pico de corrente porque ambos os transistores de saída estão conduzindo. Esse pico pode chegar a 50 ma, corrente que é drenada da fonte que alimenta o circuito. Em um sistema digital existem vários saídas TTL trocando de estado ao mesmo tempo e drenando da fonte picos de corrente. Esse efeito causa uma variação na tensão da fonte e se não for devidamente filtrado pode causar sérios problemas ao sistema. É usual a colocação de capacitores cerâmicos de 10 nf a 100 nf entre os terminais Vcc e GND alimentação e terra dos circuitos integrados Conectando Saídas TTL Juntas Existem situações nas quais é vantajoso conectar as saídas de dois ou mais portas lógicas ou circuitos. Entretanto, configuração totem-pole não nos permite conectar saídas TTL juntas. Para fazermos isso existem outros tipos de estrutura de saída. - Saídas Coletor Aberto Os circuitos TTL com saídas em coletor aberto só possuem um transistor de saída. Quando esse transistor estiver acionado, a saída terá nível BAIXO. Caso contrário, a saída estará flutuando. Para se obter o nível ALTO na saída um resistor externo de pull-up é conectado. Fig. 2-11: Circuito TTL coletor aberto com resistor de pull-up externo FACENS ELETRÔNICA II Prof. Sidney José Montebeller 24

32 Famílias Lógicas de Circuitos Integrados - Conexão Wired-AND Dispositivos com saídas em coletor aberto podem ter suas saídas conectadas juntas de maneira segura. Uma situação onde esse tipo de conexão é usada é mostrada na fig. 2-12: Fig. 2-12: Conexão wired-and utilizando portas com coletor aberto Esse tipo de conexão é chamado de conexão wired-and porque é equivalente à operação lógica AND. Esta configuração elimina a necessidade de uma porta AND real. - Buffers/Drivers de Coletor Aberto Todo circuito lógico que é chamado buffer, driver ou buffer/driver é projetado para suportar uma corrente e/ou uma capacidade de tensão maior do que um circuito lógico comum. Por exemplo, o 7406 com saída em coletor aberto pode acionar cargas de 24 V a 25 ma. - Simbologia para Saídas em Coletor Aberto Fig. 2-13: Simbologia de portas lógicas com coletor aberto FACENS ELETRÔNICA II Prof. Sidney José Montebeller 25

33 Famílias Lógicas de Circuitos Integrados 2.9- Tristate (Terceiro Estado) para o TTL O terceiro estado, ou tristate, ocorre quando a saída de um dispositivo TTL apresenta alta impedância. Nessa condição, os dois transistores de saída do dispositivo estarão cortados e o terminal de saída não terá nível alto nem baixo (saída fica praticamente aberta). Para que o dispositivo lógico entre nesta condição, uma entrada chamada Habilitação (Enable) é acionada. Fig. 2-14: Simbologia de um inversor TTL tristate - CIs Tristate Existem vários circuitos integrados lógicos tristate. Por exemplo, o 74LS125 e o 74LS126, que são buffers tristate. Os circuitos lógicos tristate são bastante usados em sistemas que utilizam barramento de dados. Fig. 2-15: Buffers tristates usados para conectar diversos sinais em um barramento comum - Simbologia para as Saídas Tristate Fig. 2-16: Simbologia de um buffer com saída tristate FACENS ELETRÔNICA II Prof. Sidney José Montebeller 26

34 Famílias Lógicas de Circuitos Integrados Circuitos Integrados Digitais MOS A maioria dos circuitos digitais MOS (metal oxide semiconductor semicondutor com óxido metálico) é constituída de transistores de efeito de campo (MOSFET). Eles são menores, consomem pouco e são mais fáceis de fabricar. Dispositivos MOS podem conter um número maior de elementos de circuitos em um único encapsulamento do que os circuitos integrados bipolares. A grande desvantagem dessa tecnologia é sua susceptibilidade a danos provocados por eletricidade estática O MOSFET Fig. 2-17: Estados de comutação do MOSFET canal-n Circuitos Digitais com MOSFETs Os circuitos digitais que utilizam MOSFETs podem ser divididos em três categorias: P-MOS, que utiliza MOSFETs com canal-p; N-MOS, que utiliza MOSFETs com canal-n; e CMOS (MOS Complementar) que utiliza ambos. Os circuitos P-MOS não são mais encontrados. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 27

35 Famílias Lógicas de Circuitos Integrados - Inversor N-MOS A fig mostra um circuito básico de um INVERSOR N-MOS: Fig. 2-18: Inversor N-MOS O circuito acima mostra dois MOSFETs canal-n. O transistor Q1 é chamado MOSFET de carga e Q2 é chamado de MOSFET de comutação. O transistor Q1 está sempre conduzindo e funciona como se fosse um resistor de carga. - NAND N-MOS e NOR N-MOS A fig mostra os circuitos básicos das portas NAND N-MOS e NOR N-MOS: Fig. 2-19: Portas NAND N-MOS e NOR N-MOS FACENS ELETRÔNICA II Prof. Sidney José Montebeller 28

36 Famílias Lógicas de Circuitos Integrados Características da Lógica MOS Se comparadas com famílias lógicas bipolares, as famílias lógicas N- MOS e P-MOS têm velocidade de operação menor, necessitam de menor potência, têm uma margem de ruído melhor, possuem uma faixa maior para a tensão de alimentação, um fan-out maior e menos espaço de área no chip. - Velocidade de Operação O atraso de propagação típico de uma porta NAND N-MOS é de 50 ns. A resistência de saída alta no estado ALTO e capacitâncias parasitas de entrada contribuem para aumentar esse atraso. - Margem de Ruído Para V DD = 5 V, as margens de ruído para a família N-MOS é de aproximadamente 1,5 V. A margem de ruído aumenta proporcionalmente para valores maiores de V DD. - Fan-Out Devido à alta resistência de entrada do MOSFET, o fan-out da família MOS é muito alto. O fan-out é limitado apenas pelas capacitâncias de entrada da porta que, em altas freqüências, pode deteriorar o sinal digital. Mesmo assim, o fan-out chega a 50 para a família MOS. - Consumo de Potência Por usar altas resistências, os circuitos lógicos MOS consomem pequenas quantidades de potência. - Complexidade do Processo de Fabricação A família lógica MOS possui um processo de fabricação bem mais simples do que a família TTL porque utiliza apenas MOSFETs. - Sensibilidade à Eletricidade Estática A família lógica MOS é bastante susceptíveis a danos causados por eletricidade estática. Uma descarga eletrostática supera a capacidade de isolamento elétrico da camada de óxido danificando permanentemente o dispositivo. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 29

37 Famílias Lógicas de Circuitos Integrados Recomendações: - Conecte todos os equipamentos que for manusear no terra da rede; - Conecte-se ao terra com o uso de uma pulseira especial; - Evite tocar os pinos dos circuitos integrados. Coloque-os imediatamente no circuito; - Mantenha os circuitos integrados em suas embalagens protetoras (espumas condutoras). Não deixe-os fora de suas embalagens. Todas essas recomendações também valem para placas de circuito impresso (computadores, equipamentos etc) Lógica MOS Complementar A família lógica MOS Complementar (CMOS) utiliza MOSFETs tanto de canal-p quanto de canal-n. Isso torna o CMOS mais rápido e com menor consumo de potência em comparação com as outras famílias MOS. Em contrapartida, os circuitos integrados CMOS têm maior grau de complexidade para a fabricação e menor densidade de integração (ocupam maior área de chip). - Inversor CMOS O circuito básico do INVERSOR CMOS é mostrado na fig. 2-20: Fig. 2-20: Inversor C-MOS FACENS ELETRÔNICA II Prof. Sidney José Montebeller 30

38 Famílias Lógicas de Circuitos Integrados - NAND CMOS e NOR CMOS A fig mostra o circuito básico das portas NAND CMOS e NOR CMOS: Fig. 2-21: Portas NAND CMOS e NOR CMOS Características da Série CMOS - Série 4000/14000 A série 4000 e a série são equivalentes. Os circuitos integrados dessas duas séries têm um consumo muito baixo e podem operar de 3 a 15 V. São muito lentos quando comparados com TTL e possuem corrente de saída muito baixa. - Série 74C Série CMOS compatível pino a pino e funcionalmente equivalente a componentes TTL. Quanto à performance, a série 74C possui quase todas as características da série FACENS ELETRÔNICA II Prof. Sidney José Montebeller 31

39 Famílias Lógicas de Circuitos Integrados - 74HC/HCT (High Speed CMOS CMOS de Alta Velocidade) Versão aperfeiçoada da série 74C. Possui maior velocidade e maior capacidade de corrente. Componentes das séries 74HC e 74HCT são compatíveis pino a pino com componentes da série TTL. A série 74HC não é eletricamente compatível com TTL. - 74AC/ACT (CMOS Avançado) Esta série apresenta uma melhoria no que se refere a imunidade a ruído, atraso de propagação e máxima freqüência de clock. Não são compatíveis pino a pino com TTL. A série 74AC não é compatível eletricamente com TTL. - 74AHC (Advanced High-Speed CMOS CMOS Avançado de Alta Velocidade) Esta é a mais recente série utilizada em aplicações de alta velocidade, baixo consumo e baixa capacidade de acionamento. - Tensão de Alimentação As séries 4000/14000 e 74C podem operar com V DD de 3 a 15 V. As séries 74HC/HCT e 74AC/ACT podem operar com V DD de 2 a 6 V. - Níveis de Tensão Lógicos Tabela 2-3: Parâmetro V IH (min) V IL (max) V OH (min) V OL (max) V NH V NL 4000B 3,5 1,5 4,95 0,05 1,45 1,45 74HC 3,5 1,0 4,9 0,1 1,4 0,9 74HCT 2,0 0,8 4,9 0,1 2,9 0,7 CMOS 74AC 3,5 1,5 4,9 0,1 1,4 1,4 74ACT 2,0 0,8 4,9 0,1 2,9 0,7 74AHC 3,85 1,65 4,4 0,44 0,55 1,21 74AHCT 2,0 0,8 3,15 0,1 1,15 0,7 74 2,0 0,8 2,4 0,4 0,4 0,4 TTL 74LS 2,0 0,8 2,7 0,5 0,7 0,3 74AS 2,0 0,8 2,7 0,5 0,7 0,3 74ALS 2,0 0,8 2,7 0,4 0,7 0,4 Níveis de tensão (em volts) de entrada/saída com V DD = V CC = +5 V. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 32

40 Famílias Lógicas de Circuitos Integrados - Margens de Ruído De um modo geral, os dispositivos CMOS têm margens de ruído maior que os TTL (tabela anterior). As margens de ruído são calculadas a partir da fórmula: V NH = V OH (min) - V IH (min) V NL = V OL (max) - V IL (max) - Dissipação de Potência Quando o circuito lógico CMOS está estático (não está comutando), sua dissipação de potência é muito baixa. Para V DD = +5 V, a dissipação típica de potência DC é de 2,5 nw. Para V DD = +10 V, este valor aumenta para apenas 10 nw. - Dissipação de Potência Aumenta com a Freqüência A dissipação de potência em um circuito lógico CMOS aumenta com a freqüência de comutação de sua saída. Quando uma saída CMOS comuta de BAIXO para ALTO, uma corrente transiente deve ser fornecida para a capacitância de carga. Essa capacitância corresponde a todas as capacitâncias parasitas das entradas das portas lógicas que são acionadas por esta saída. Fig. 2-22: Pulsos de corrente devido à capacitância parasita A fig mostra o efeito da capacitância de carga no momento da transição da saída de um circuito CMOS. Um outro fator é que durante as transições, por um curto período de tempo os dois transistores de saída estarão conduzindo juntos. Esse efeito também contribui para o aumento da dissipação de potência. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 33

41 Famílias Lógicas de Circuitos Integrados - Fan-Out O número de entradas CMOS que uma saída CMOS pode acionar é limitado pela capacitância de entrada. Quanto maior for o número de entradas CMOS, maior é a capacitância de carga vista pela saída CMOS e maior será o seu tempo de comutação. Para freqüências menores que 1 MHz, o fan-out está limitado a Velocidade de Comutação Os dispositivos CMOS têm maior velocidade de comutação em relação aos circuitos N-MOS e P-MOS. Isso porque a saída CMOS têm resistência menor que as saídas N-MOS e P-MOS. Uma porta NAND da série 4000 terá tipicamente um t pd de 50 ns com V DD = 5 V, e 25 ns com V DD = 10 V. Uma porta NAND da série 74HC/HCT tem um t pd médio em torno de 8 ns quando V DD = 5 V. Uma porta NAND 74AC/ACT tem um t pd médio em torno de 4,7 ns. Uma porta NAND 74AHC tem um t pd médio em torno de 4,3 ns. - Entradas Não-Utilizadas Entrada CMOS nunca devem ficar desconectadas. Elas devem ser conectadas a um nível lógico ou alguma outra entrada. Uma entrada CMOS não conectada é susceptível a ruído e a eletricidade estática, que poderiam polarizar os MOSFETs para um estado de condução, resultando no aumento de dissipação de potência e em possível superaquecimento. - Sensibilidade à Eletricidade Estática A grande resistência das entradas CMOS as torna especialmente sensíveis ao acúmulo de cargas estáticas, que podem produzir tensões suficientemente grandes para danificar os MOSFETs internos. A maioria dos circuitos integrados CMOS possui diodos de proteção, que limitam a tensão de entrada. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 34

42 Famílias Lógicas de Circuitos Integrados - Comparação entre as Séries CMOS e TTL Tabela 2-4: Dissipação de potência por porta (mw) Estática A 100 khz Atraso de propagação (ns) Velocidadepotência (a 100 khz) (pj) Freqüência máxima de clock (MHz) Margem de ruído no pior caso (V) 4000B 1 x , ,5 74HC/HCT 2,5 x ,17 8 1,4 40 0,9 74AC/ACT 5,0 x ,08 4,7 0, ,7 74AHC/T 9,0 x ,0 x ,7 0, , ,4 74LS 2 2 9, ,3 74AS 8 8 1,7 13, ,3 74ALS 1,2 1,2 4 4,8 70 0,4 Todos os valores são para V DD = 5 V Tecnologia de Baixa Tensão O aumento do número de componentes dentro dos circuitos integrados acarreta em um aumento de sua potência consumida e em problemas no material isolante entre os seus componentes internos. Para solucionar estes problemas surgiram os circuitos integrados que utilizam a tecnologia de baixa tensão, ou seja, a tensão é menor que os 5 V: Série 74LVC (Low-Voltage CMOS CMOS de Baixa Tensão) Utiliza lógica de 3,3 V mas pode aceitar níveis lógicos de 5 V em suas entradas. Série 74ALVC(Advanced Low-Voltage CMOS CMOS de Baixa Tensão Avançado) Oferece melhor performance e trabalha apenas com lógica de 3,3 V. Série 74LV (Low-Voltage Baixa Tensão) Utiliza tecnologia CMOS mas opera somente com dispositivos de 3,3 V. Série 74LVT(Low-Voltage BiCMOS Technology Tecnologia BiCMOS de Baixa Tensão) Oferece as mesmas características da série 74LVC (as entradas aceitam níveis lógicos de 5 V) e são eletricamente compatíveis com TTL. Tabela 2-5: LVC ALVC LV LVT V cc (recomendado) 2,0 a 3,6 2,3 a 3,6 2,7 a 3,6 2,7 a 3,6 t PD (ns) 6, Intervalo para V IH (V) 2,0 a 6,5 2,0 a 4,6 2,0 a V cc + 0,5 2,0 a 7 V IL (max) (V) 0,8 0,8 0,8 0,8 I OH (ma) I OL (ma) FACENS ELETRÔNICA II Prof. Sidney José Montebeller 35

43 Famílias Lógicas de Circuitos Integrados Saídas CMOS de Dreno Aberto e Tristate Saídas CMOS convencionais nunca devem ser conectadas juntas. Quando as saídas CMOS convencionais são colocadas em curto, o valor da tensão no terminal de saída comum será de aproximadamente V cc / 2 se as saídas estiverem em níveis diferentes. - Saídas em Dreno Aberto Dispositivos com dreno aberto são os correspondentes CMOS às saídas em coletor aberto TTL. - Saídas Tristate Dispositivos com saídas tristate têm operação similar à das saídas tristate TTL. Fig. 2-23: Portas CMOS com dreno aberto em conexão wire-and e saídas CMOS tristate conectadas em um barramento FACENS ELETRÔNICA II Prof. Sidney José Montebeller 36

44 Famílias Lógicas de Circuitos Integrados Interfaceamento de Circuitos Integrados Quando utilizamos circuitos integrados de diferentes tecnologias quase sempre necessitamos de um circuito de interface. O circuito de interface está conectado entre a saída do circuito acionador e a entrada do circuito de carga. Sua função é condicionar o sinal vindo do acionador e condicioná-lo de modo a torná-lo compatível com os requisitos da carga. Tabela 2-6: CMOS TTL Parâmetros V IH V IL V OH V OL I IH I IL I OH I OL (min) (max) (min) (max) (max) (max) (max) (max) 4000B 3,5 V 1,5 V 4,95 V 0,05 V 1 µa 1 µa 0,4 ma 0,4 ma 74HC 3,5 V 1,0 V 4,9 V 0,1 V 1 µa 1 µa 4 ma 4 ma 74HCT 2,0 V 0,8 V 4,9 V 0,1 V 1 µa 1 µa 4 ma 4 ma 74AC 3,5 V 1,5 V 4,9 V 0,1 V 1 µa 1 µa 24 ma 24 ma 74ACT 2,0 V 0,8 V 4,9 V 0,1 V 1 µa 1 µa 24 ma 24 ma 74AHC 3,85 V 1,65 V 4,4 V 0,44 V 1 µa 1 µa 8 ma 8 ma 74AHCT 2,0 V 0,8 V 3,15 V 0,1 V 1 µa 1 µa 8 ma 8 ma 74 2,0 V 0,8 V 2,4 V 0,4 V 40 µa 1,6 ma 0,4 ma 16 ma 74LS 2,0 V 0,8 V 2,7 V 0,5 V 20 µa 0,4 ma 0,4 ma 8 ma 74AS 2,0 V 0,8 V 2,7 V 0,5 V 20 µa 0,5 ma 2 ma 20 ma 74ALS 2,0 V 0,8 V 2,7 V 0,4 V 20 µa 0,1 ma 0,4 ma 8 ma 74F 2,0 V 0,8 V 2,5 V 0,5 V 20 µa 0,6 ma 1 ma 20 ma Níveis de tensão e corrente de entrada/saída com V DD = V CC = +5 V TTL Acionando CMOS Quando interfaceamos diferentes tipos de circuitos integrados, devemos verificar se o dispositivo acionador pode satisfazer os parâmetros de corrente e tensão do dispositivo de carga. No caso de um TTL acionar uma carga CMOS, a corrente de saída TTL é capaz de satisfazer o requisito de entrada da entrada CMOS. Com relação à tensão, os parâmetros V OH (min) de todas as séries TTL são muito baixos quando comparados com V IH (min) das séries 4000B, 74HC, 74AC e 74AHC. A solução é aumentar a tensão V OH (min) do acionador TTL. Isso é feito através de um resistor de pull-up. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 37

45 Famílias Lógicas de Circuitos Integrados Fig. 2-24: O resistor de pull-up externo aumenta a tensão de saída para aproximadamente 5 V no estado ALTO. - TTL Acionando CMOS com Tensão de Alimentação Alta Os circuitos integrados TTL não podem operar com tensões maiores do que 5 V. Quando o dispositivo CMOS estiver operando com alimentação maior de 5 V, o resistor de pull-up não poderá ser utilizado. A solução é utilizar um buffer coletor aberto (7407) conforme a fig. 2-25: Fig. 2-25: O buffer 7407 é usado para interfacear dispositivos TTL que acionam cargas CMOS com alimentação maior do que 5 V CMOS Acionando TTL - CMOS Acionando TTL no Estado ALTO As saídas CMOS podem fornecer tensão suficiente (V OH ) para satisfazer os requisitos de uma entrada TTL no estado ALTO (V IH ). As saídas CMOS também podem fornecer corrente suficiente para satisfazer os requisitos de corrente de entrada (I IH ). FACENS ELETRÔNICA II Prof. Sidney José Montebeller 38

46 Famílias Lógicas de Circuitos Integrados - CMOS Acionando TTL no Estado BAIXO Nesta situação, as séries 74HC e 74HCT podem acionar apenas uma carga TTL. A série 4000B não consegue acionar nenhuma carga TTL. A solução é utilizar um buffer tristate (74LS125). Este circuito de interface possui corrente de entrada baixa e corrente alta de saída. Fig. 2-26: Um buffer é usado para interfacear componentes CMOS de baixa capacidade de corrente com entradas 74LS - CMOS com Tensão de Alimentação Alta Acionando TTL Neste caso é necessário utilizar um circuito de interface que possa converter uma entrada de alta tensão para uma saída de 5 V. Um buffer (4050B) é utilizado para essa interface. Fig. 2-27: Um buffer 4050 pode ser usado como um conversor de nível entre um componente TTL e um outro CMOS com fonte de alimentação de valor mais alto FACENS ELETRÔNICA II Prof. Sidney José Montebeller 39

47 Dispositivos de Lógica Programável 3. Dispositivos de Lógica Programável (PLDs) 3.1- Introdução A maioria dos circuitos lógicos utilizados são padronizados e possuem diversas funções. Além disso, são fabricados por várias indústrias com um custo muito baixo. Por essas razões esses circuitos integrados são usados em uma grande quantidade de circuitos e sistemas. Entretanto, existem problemas com circuitos que utilizam circuitos integrados padronizados. Alguns sistemas podem necessitar de centenas ou milhares de circuitos integrados. Essa quantidade enorme de componentes necessita de um espaço considerável em uma placa e uma grande quantidade de tempo para soldar ou testar esses circuitos integrados. Reduzindo o número de circuitos integrados na placa podemos ter: - menor espaço em placa: com placa menores os gabinetes seriam menores também; - menor consumo de potência; - processos de fabricação mais rápidos e baratos; - maior confiabilidade: existem menos circuitos integrados e menos conexões sujeitas a falhas; - facilidade de manutenção. Os dispositivos de lógica programável (PLDs) tem todas estas características permitindo assim substituir um grande número de circuitos integrados padronizados por um único componente. Um PLD é um circuito integrado que contém um grande número de portas lógicas, flip-flops e registradores que são interconectados no chip. A programação do componente pode ser feita queimando-se ou não fusíveis que constituem as ligações internas entre os blocos lógicos de acordo com a necessidade do usuário. FACENS ELETRÔNICA II Prof. Sidney José Montebeller 40