Universidade Tecnológica Federal do Paraná - UTFPR Departamento Acadêmico de Eletrônica DAELN

Transcrição

1 xercícios Lista 2 Universidade Tecnológica Federal do Paraná - UTFPR Departamento cadêmico de letrônica DLN Disciplina: L66J - ln Ind. Prof. Gustavo. orba xercícios Lista 2 Turma 43 (terça-feira de manhã). Preencha as colunas Outputs das tabelas. 74x39 - Dual 2-to-4 line decoder/demultiplexer [] 74x38-3-to-8 line decoder/demultiplexer [2] Outputs n n n n n n n Outputs x47 - -to-4 line priority encoder [3] 74x57 - uad 2-input multiplexer [4] Outputs n I n I Output n 74x53 - Dual 4-input multiplexer [5] 74x5-8-input multiplexer [6] n n3 I n2 I n I n I Output n 2 I7 I6 I5 I4 I3 I2 I I Outputs L66J /

2 xercícios Lista 2 Decodificador 2-para-4 Demultiplexador 4 saídas Multiplexador 4 entradas Refresh I I 2 2 I I 3 I É possível obter um decodificador de muitas saídas a partir de decodificadores menores. xemplo: um decodificador 3-para-8 a partir de decodificadores 2-para-4. decoder # Refresh y y y 2 y 3 a a 2 a a a 2 a decoder # y 7 y 6 y 5 y 4 y 3 y 2 y y y 4 y 5 y 6 y 7 decoder #2 decoder #2 2. Projete os decodificadores. a) 4-para-6 com 74x39. b) 4-para-6 com 74x38. c) 5-para-32 com 74x Utilizando portas lógicas, projete o multiplexador e o demultiplexador do sistema a seguir, para transmitir os dados dos 8 canais do ponto para o ponto. CH CH CH CH CH2 CH2 CH3 CH4 MU DMU CH3 CH4 CH5 CH5 CH6 CH6 CH7 CH7 a 2 a a eleção do canal 4. Repita o exercício anterior utilizando um 74x5 e um 74x38. L66J 2/

3 xercícios Lista 2 5. Preencha a tabela a respeito do circuito. (74x45 [7]) multiplexador decodificador CD/7seg I I 2 I 2 I 2 D (L) D2 a b a b display de 7 segmentos a b a sel e 3 I 3 I 4 I 4 I D3 D4 (M) LT I c d e f g c d e f g c d e f g f g b e c d catodo comum 74x57 L 74x45 e sel a b c d e f g nº mostrado no display 6. Utilizando o CI multiplexador 74x5, gere a função F dada pela tabela verdade. C F 7. Utilizando o CI decodificador 74x38 e uma porta lógica N de 3 entradas, gere a função F(,,C) = + C 8. Projetar um célula somador completo (full-adder). 9. partir de células somador completo, projetar um somador ripple-carry de 4 bits. Indique claramente no circuito as entradas e saídas.. Construa um conversor de código de CD para CD 3 em excesso utilizando células somador completo (full-adder). Indique claramente no circuito as entradas e saídas, nomeando cada um dos pinos da seguinte forma: entradas CD: D 3 D 2 D D (L) saídas CD 3 em excesso: 3 2 (L) L66J 3/

4 . nalise o circuito a seguir, preencha a tabela, descreva a sua função e explique o funcionamento. (74x283 [8]) xercícios Lista 2 somador 2 P W CI 74x283 CO inalizados em complemento de dec 3 2 dec W 3 2 dec 2 2 uffer tri-state Um buffer digital não realiza qualquer operação lógica (out = in). Não confundir: em computação, buffer é uma área de memória para armazenamento temporário. Um componente eletrônico do tipo buffer, analógico ou digital, não armazena. É usado para adaptar uma saída para uma entrada, quando estas não podem ser ligadas diretamente. Observando as seguintes definições de buffer segundo o dicionário Oxford, percebe-se que o nome buffer faz bastante sentido: buffer - a thing or person that reduces a shock or protects sb/sth against difficulties; buffer zone - an area of land between two opposing armies or countries. Refresh Tri-state é o terceiro estado (além do H e L ) de uma saída digital, denominado Z. letricamente, Z significa alta impedância. Na prática, quando uma saída digital está em tristate significa que está flutuando, isto é, não está eletricamente conectada ao circuito. Um buffer tri-state possui um sinal de entrada para o controle da função tri-strate da sua saída. ste sinal de entrada é comumente chamado de output enable (O). uando O está ativada, diz-se que o buffer está habilitado: out = in. uando O está desativada, diz-se que o buffer está desabilitado: out = Z. Output O Z O L66J 4/

5 2. nalise o circuito a seguir e preencha a tabela com os estados das saídas n e do barramento Dn. (74x25 [9]) xercícios Lista 2 74x25 D3 D2 D D L 4 74x L D3 D2 D D 3. nalise os circuitos com flip-flops. a) L66J 5/

6 xercícios Lista 2 b) Contador em anel módulo 4 (com n flip-flops: módulo n). ste circuito também é chamado de contador one-hot ou ainda circular shift register. c) Contador Johnson módulo 8 (com n flip-flops: módulo 2n). ste circuito também é chamado de contador em anel torcido. L66J 6/

7 xercícios Lista 2 4. Projete os contadores. a) Módulo 6, contagem..., assíncrono, utilizando FF s D com clock na borda de subida. b) CD (módulo, contagem...), assíncrono, utilizando FF s D com clock na borda de subida e RT ativo em nível lógico baixo. Datasheets na web [] 74x39 [2] 74x38 [3] 74x47 [4] 74x57 [5] 74x53 [6] 74x5 [7] 74x45 [8] 74x283 [9] 74x25 L66J 7/

8 xercícios Lista 2 Respostas 2. a) a 3 2. b) a 2 a a a 3 a 2 a a /2 74x39 y y y 2 y 3 y 4 y 5 y 6 y x y y y 2 y 3 y 4 y 5 y 6 y 7 y 8 y 9 y y y 2 y 3 y 4 y y 8 y 9 y y y 2 y 3 y 4 y x5 6. CH I 74x38 75x5 CH CH2 CH3 CH4 CH5 CH6 CH7 I I2 I3 I4 I5 I6 I CH CH CH2 CH3 CH4 CH5 CH6 CH7 I I I2 I3 I4 I5 I6 I7 F 2 2 C 5. a 2 a a e sel a b c d e f g nº mostrado no display x38 F(,,C) = + C (C+C) + C C + C + C (,,6) C 2 4 F L66J 8/

9 xercícios Lista 2 8. Outputs Co Co Ci Ci Ci 3 2 Co = + Ci + Ci Ci = Ci + Ci + Ci +Ci Ci( + ) + Ci( + ) Co Ci Ci Ci Ci( ) + Ci( ) ( ) Ci 9. a 3 a 2 a a b 3 b 2 b b + a 3 b 3 a 2 b 2 a b a b C i C i C i C i s 4 s 3 s 2 s s C o C o C o C o s 4 s 3 s 2 s s. inalizados em complemento de dec 3 2 dec W 3 2 dec Com W na posição : = (,), isto é, faz a soma de,. Com W na posição 2: = (,-), isto é, faz a subtração de,. Fazer um refresh sobre o complemento de dois para entender os gates OR e W. 2. L D3 D2 D D Z Z Z Z Z Z Z Z 3. a) C R D Z L66J 9/

10 xercícios Lista 2 3. b) R clock sequência de saída 2 3 inicial º 2º 3º 2 3 4º 3. c) R clock 2 3 inicial º 2º 3º 4º 5º 6º 7º sequência de saída 2 3 8º 4. a) (L) 2 3 (M) D D D D clock CLK CLK CLK CLK 4. b) (L) 2 3 (M) D D D D clock CLK CLK CLK CLK CLR CLR CLR CLR L66J /