Laboratório 1 (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro
|
|
- Ayrton Barateiro Chagas
- 6 Há anos
- Visualizações:
Transcrição
1 Laboratório (Trabalho sem Relatório) Semana 20 de Setembro a 24 de Setembro Verificação de equivalência de representações através de expressões booleanas, tabelas de verdade e esquemáticos. Contacto com tecnologias de implementação: famílias lógicas TTL/HC/HCT Exercício : De tabelas de verdade para expressões booleanas Considerando a seguinte tabela de verdade, encontre a expressão para a saída C: a) Considerando a ª forma canónica; b) Considerando a 2ª forma canónica. Exercício 2: De expressões booleanas para tabelas de verdade Para cada uma das funções abaixo representadas, apresente as tabelas de verdade associadas. a) f (x,y) = x. y (NAND de 2 entradas) b) f 2(x,y) = x. y + x. y Exercício 3: Do esquemático para expressões booleanas Identifique as expressões associadas as várias funções presentes no seguinte esquemático: A B C Exercício 4: De esquemático para tabelas de verdade Apresente a tabela de verdade associada às várias funções encontradas no esquemático do Exercício 3. Exercício 5: De expressões booleanas para esquemáticos Considerando as expressões obtidas no exercício, apresente os esquemáticos associados. Exercício 6: Simplificação algébrica de expressões booleanas Simplifique as expressões booleanas abaixo, por aplicação de teoremas da álgebra de Boole: a) ( a + b. c).( b + c. d ) b) ( a + b. c).( d + b. e) Exercício 7: Implementação de funções booleanas elementares Realize a montagem do esquemático do Exercício 3, utilizando as bases de experimentação disponíveis no laboratório. Compare os resultados obtidos com a tabela de verdade obtida no Exercício 4. Para a detecção de eventuais falhas na montagem utilize as pontas de prova disponíveis no laboratório.
2 Laboratório 2 (Trabalho com Relatório) Semana 27 de Setembro a de Outubro Transformação de funções booleanas permitindo a utilização exclusiva de NANDs ou NORs. Simplificação de funções booleanas através de mapas de Karnaugh. Simplificação de funções booleanas incompletamente especificadas através de mapas de Karnaugh. Exercício 8: Suficiência do NOR e do NAND Para cada uma das funções abaixo representadas: a) Apresente expressões equivalentes que recorram apenas a portas NAND para a sua implementação. b) Apresente expressões equivalentes que recorram apenas a portas NOR para a sua implementação. c) Apresente expressões equivalentes que recorram apenas a portas NAND de duas entradas para a sua implementação. d) Apresente expressões equivalentes que recorram apenas a portas NOR de duas entradas para a sua implementação. f = a. b f 2 = a + b f 3 = a. b. c f 4 = a + b + c f 5 = a. b + a. c + a. b Exercício 9: Um sistema de alarme Considere que pretende realizar um sistema para utilizar numa empresa de inspecção de veículos, em que, com base na recepção de quatro variáveis booleanas (ABCD), detecte as situações em que o carro não pode circular. Considera-se que a variável A está associada a uma deficiência grave, enquanto as três restantes entradas B, C e D, estão associadas a deficiências menores. a) Apresente a tabela de verdade da função que seja activada sempre que exista pelo menos uma deficiência grave ou duas menores. b) Recorra a mapas de Karnaugh para encontrar expressão simplificada. Exercício 0: Simplificação de funções através de mapas de Karnaugh Para cada uma das funções abaixo representadas: a) Apresente a sua representação equivalente recorrendo a listas de mintermos ou maxtermos, dependendo da situação; b) Simplifique as funções recorrendo a mapas de Karnaugh. f (A,B,C,D) = Σ(,4,5,6,2,4,5) f 2(D,C,B,A) = Σ (2,3,0,,2,3,4,5) f 3(A,B,C,D) = Π(0,5,7,3,4,5) f 4(D,C,B,A) = Π(0,2,5,7,8,0,3,5) f 5(A,B,C) = ( 2,3,4,5) f 6(A,B,C) = ( 2,3,4,5) + d (0,) f 7(C,B,A) = Π(0,,6,7) f 8(C,B,A) = Π(0,,6,7) + d(2,3) Exercício : Implementação de funções booleanas Realize a montagem de uma das expressões (não elementares) encontradas num dos Exercícios 8, 9 ou 0, utilizando as bases de experimentação disponíveis no laboratório verificando os resultados obtidos comparando com a tabela de verdade respectiva. Para a detecção de eventuais falhas na montagem utilize as pontas de prova disponíveis no laboratório.
3 Laboratório 3 (Trabalho com Relatório) Semana 4 de Outubro a 2 de Outubro Realização de funções booleanas utilizando descodificadores. Realização de funções booleanas utilizando multiplexers. Reutilização de módulos previamente obtidos em novas situações. Exercício 2: Realização de funções utilizando Descodificadores Considere o circuito integrado 7439, um duplo descodificador (invertido) com 2 linhas de endereço e 4 linhas de dados com activação (e.g. enable) usando lógica negativa (e.g. activo a zero). a) Utilizando o 7439 e alguma lógica adicional (se necessário), projecte um descodificador com três linhas de endereço e oito linhas de saída. b) Utilizando o descodificador realizado na alínea anterior e alguma lógica adicional, projecte um circuito que permita gerar a função: F(X 3,X 2,X,X 0) = X X 0 + X 0X 3 + X 2X 3 + X 3X Exercício 3: Realização de funções utilizando Multiplexers PARTE I Projecte um multiplexer de 4 entradas de selecção utilizando um descodificador e 4 multiplexers de 2 entradas de selecção com activação, e lógica combinatória elementar adicional. PARTE II Considere agora as seguintes funções de 4 variáveis:. F(A,B,C,D) = Σ(,4,5,6,0,2,4) 2. F(A,B,C,D) = Σ(,5,7,,4,5) + d(0,2,4) 3. F(D,C,B,A) = Π(2,3,0,,2,3,4,5) a) Realize as funções usando o multiplexer projectado na primeira parte. b) Realize as funções apresentadas com base em multiplexers de 4 bits (i.e. 2 bits de selecção). c) Realize as funções utilizando unicamente um multiplexer de 2 bits de selecção e lógica adicional. d) Verifique experimentalmente, a solução da alínea c) para a função.
4 Laboratório 4 (Trabalho com Relatório) Semana 3 de Outubro a 5 de Outubro Simplificação de funções booleanas através do método de Quine-McCluskey. Simplificação de funções booleanas incompletamente especificadas através do método de Quine-McCluskey. Realização de conversores de código. Exercício 4: Simplificação de funções através do método de Quine-McCluskey Para cada uma das funções apresentadas abaixo, efectue o seguinte:. F(A,B,C,D) = Σ(,4,5,6,0,2,4) 2. F(A,B,C,D) = Σ(,5,7,,4,5) + d(0,2,4) 3. F(D,C,B,A) = Π(2,3,0,,2,3,4,5) a) Simplificar a função recorrendo ao método de Quine-McCluskey. b) Comparar o resultado com aquele obtido por mapas de Karnaugh. Exercício 5: Conversor Código (Binário Natural -> Visualizador 8 segmentos) Quer-se criar um visualizador para alguns operadores lógicos e aritméticos, nomeadamente +, -, x, /, *, >, <,,. Os operadores são codificados através de 4 bits (x,y,w,z). Pretende-se então, realizar o circuito conversor de código binário natural para o código do visualizador de 8 segmentos, de acordo a figura abaixo, em que se representa o código presente à entrada e os segmentos que se necessitam activar para se poder visualizar o operador correspondente. h a b g c f e d a) Apresente a tabela de verdade que permite obter o circuito conversor de código referido. b) Determine as respectivas expressões algébricas por simplificação através de mapas de Karnaugh, tanto pelos s como pelos 0s. c) Desenhe a estrutura de portas (i.e. esquemático) que realiza as diferentes funções. d) Implemente duas das funções: b, d, f, h.
5 Laboratório 5 (Trabalho com Relatório) Semana 8 de Outubro a 22 de Outubro Realização de blocos comparadores. Realização de blocos somadores. Exercício 6: Comparadores Pretende-se realizar um comparador de dois números binários X e Y. O resultado deve ser apresentado através de três saídas: Z(ero) que é activada quando X=Y, m(enor) que é activada quando X<Y, e M(aior) que é activada quando X>Y. a) Projecte o circuito comparador para números X e Y de dois bits cada. b) Utilizando blocos comparadores (do tipo projectado na alínea anterior), projecte um comparador de dois números X e Y de quatro bits cada. Como resultado deverá apresentar o esquemático associado. c) Com base nos resultados anteriores, projecte agora um comparador de dois números X e Y de 8 bits cada. Como resultado deverá apresentar o esquemático associado. Exercício 7: Aritmética (Soma) Pretende-se projectar um circuito que realize a soma de 2 números X e Y de dois bits cada. PARTE I RESOLUÇÃO CLÁSSICA a) Identifique o número de saídas necessárias e construa a tabela de verdade para cada saída. b) Determine as respectivas expressões algébricas simplificadas por mapas de Karnaugh. PARTE II COMPOSIÇÃO MODULAR a) Projecte o circuito somador, utilizando somente blocos do tipo somador-completo de bit. b) Projecte o circuito somador, utilizando somente blocos do tipo semi-somador de bit e alguma lógica adicional que lhe pareça conveniente. c) Projecte um circuito somador que permita a soma de 2 números X e Y de quatro bits cada, utilizando somente blocos do tipo somador-completo de bit PARTE III SOMADOR PARALELO a) Realize a montagem e verifique experimentalmente o funcionamento de um somador de números de 4 bits utilizando o circuito integrado 7483
6 Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro Realização de módulo somador-subtractor. Utilização de ambiente Xilinx WebPack de edição de esquemáticos e simulação. Realização de um latch assíncrono SR. Exercício 8: Somador-subtractor Considere um módulo somador de dois números binários de 4 bits, semelhante ao circuito integrado 7483 utilizado na aula anterior. PARTE I Com base no referido módulo, projecte um somador/subtractor que utilize números em representação de complemento para. PARTE II Partindo da solução anterior, projecte um somador/subtractor que utilize números em representação de complemento para 2. PARTE III Editar os esquemáticos das soluções encontradas e proceder à sua simulação no ambiente WebPack da Xilinx disponível no laboratório. Nota: Recomenda-se a leitura de um documento com um tutorial sobre o ambiente, disponível na página moodle da disciplina. Exercício 9: Latch SR Tendo em atenção a tabela de funcionamento de um latch SR apresentada seguidamente. S R Q t+δ ~Q t+δ 0 0 Q t ~Q t * * a) Projecte um latch SR utilizando só portas do tipo NOR. b) Projecte um latch SR utilizando só portas do tipo NAND.
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro
Laboratório 6 (Trabalho com Relatório) Semana 25 de Outubro a 29 de Outubro Realização de módulo somador-subtractor. Utilização de ambiente Xilinx WebPack de edição de esquemáticos e simulação. Realização
Representação de Informação. 1. Converta cada um dos seguintes números para o seu equivalente decimal: a)
SISTEMAS DIGITAIS Caderno de Exercícios Representação de Informação 1. Converta cada um dos seguintes números para o seu equivalente decimal: a) b) i) 1101110.101 2 ii) 0.00101 2 iii) 1011010.1010 2 i)
4. Desenhe um digrama esquemático para cada uma das funções abaixo. a.
Eletrônica Digital Lista de Exercícios 1. Preencha a tabela abaixo para cada uma das funções indicadas. x 2 x 1 x 0 x 2 x 1 x 2 +x 1 x 2 x 1 x 2 x 1 + x 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
Sistemas Digitais. Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006
Sistemas Digitais Planificação das aulas teóricas e aulas práticas Ano Lectivo 2005/ 2006 Aula 1 Semana 26 a 30 de Setembro - Apresentação 1. Apresentação da disciplina aos alunos: a. Programa da disciplina
Teste 1 Sistemas Digitais - MEEC 2011/12 1
Teste Sistemas Digitais - MEEC /. [ val] Converta para base o número 7. Utilize o resultado obtido para converter o número para base 6. Justifique. Teste Sistemas Digitais - MEEC /. [ val] Considere a
Eletrônica Digital Lista de Exercícios
Eletrônica Digital Lista de Exercícios 1. Preencha a tabela abaixo para cada uma das funções indicadas. x 2 x 1 x 0 x 2 x 1 x 2 +x 1 x 2 x 1 x 2 x 1 + x 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1
SISTEMAS DIGITAIS. Exercícios. Ano Lectivo 2009/2010. Representação de Informação
SISTEMAS DIGITAIS Exercícios Ano Lectivo 2009/2010 Representação de Informação 1. Converta cada um dos seguintes números para o seu equivalente decimal: a) b) c) i) 1101110.101 2 ii) 1010111 2 iii) 0.00101
Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh
ELE 0316 / ELE 0937 Eletrônica Básica Departamento de Engenharia Elétrica FEIS - UNESP Capítulo 09: Mintermos, Maxtermos e Mapa de Karnaugh 1. 1 9.1 - Mintermo / Maxtermo São duas formas padrões para expressar
Curso Profissional de Técnico de Gestão de Equipamentos Informáticos 10º ANO
Planificação Anual 2016/2017 Curso Profissional de Técnico de Gestão de Equipamentos Informáticos SISTEMAS DIGITAIS E ARQUITETURA DE COMPUTADORES 10º ANO 1 MÓDULO 1 - Sistemas de Numeração 32 aulas de
Sistemas Digitais Ficha Prática Nº Uniformização de circuitos com pontas NAND e NOR
Sistemas Digitais Ficha Prática Nº 2 Uniformização de circuitos com portas NAND e NOR Simplificação de funções com mapas de Karnaugh Desenho de circuitos digitais Implementação de funções lógicas na forma
Teste 1 Sistemas Digitais - MEEC 2010/11 1
Teste Sistemas Digitais - MEEC 2/. [ val] Converta para base 2 o número hexadecimal 93C7. Justifique. 93C 76 = {{{{ 9 3 C = 2 7 2. [4 val] Considere a função lógica F(x 3,x 2,x,x )concretizada pelo circuito
Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Ciências Informáticas Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 2ª
1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO Bases de Numeração Representação de Números em Base 2 5
PREFÁCIO 1 REPRESENTAÇÃO DIGITAL DE INFORMAÇÃO 1 1.1 Bases de Numeração 3 1.1.1 Representação de Números Inteiros em Base b 3 1.1.2 Representação de Números em Base 2 5 1.1.3 Representação de Números Fraccionários
EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data)
EXAME DE SISTEMAS DIGITAIS (LEIC) JAN 2007(1ª Data) I. Dado o seguinte mapa de Karnaugh: f(a,b,c,d) 0 0 1 1 C 0 1 1 0 D 0 0 1-0 - 0 1 1 1-0 1 1-0 1-1 0 1-0 1 A B a. (2,5 val) Simplifique de modo a obter
Formas Canônicas e Mapas de Karnaugh
Formas Canônicas e Mapas de Karnaugh Prof. Ohara Kerusauskas Rayel Disciplina de Eletrônica Digital - ET75C Curitiba, PR 16 de abril de 2015 1 / 23 Introdução Manipulação Algébrica não é trivial. Requer
1. [1 val] Converta para base 2 o número hexadecimal (base 16) B06E. Justifique.
Teste Sistemas Digitais - MEEC 8/9. [ val] Converta para base o número hexadecimal (base 6) 6E. Justifique. 6E = {{{{ 6 E Como 6= é uma potência de, a conversão entre base 6 e base pode fazer-se directamente:
Escola Superior de Tecnologia Instituto Politécnico de Setúbal
Escola Superior de Tecnologia Instituto Politécnico de Setúbal Departamento de Engenharia Electrotécnica SISTEMAS DIGITAIS Enunciados de Laboratório José Sousa / João Beirante - 2001/02 Sumário Trabalho
Introdução aos Trabalhos de Laboratório (Hardware/Software) Grupo:
Trabalho TP Trabalho Prático Introdução aos Trabalhos de Laboratório (Hardware/Software) Turma: Grupo: I Considere um circuito com o seguinte diagrama lógico: A B G C F a) Com o auxílio do software Xilinx
Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores. Sistemas Digitais. 1ª Teste 2 de Novembro de 2005
Instituto Superior Técnico Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais ª Teste de Novembro de 005 Antes de iniciar o teste leia atentamente esta folha de rosto. Duração
*********************
FUNDAMENTOS DE SISTEMAS DIGITAIS - EXERCÍCIOS (Moraes 17/agosto/2018): 1. Converter de decimal para binário e hexadecimal: Valor Binário Binário Hexadecimal 831-110 -74.33 2. Converter de binário para:
Eletrónica Digital. Fundamentos e Projeto. Acxcro MANUEL RAPOSO AMARAL. EDIÇÕES SíLABO
Eletrónica Digital Fundamentos e Projeto Acxcro MANUEL RAPOSO AMARAL EDIÇÕES SíLABO , Indice Prefácio 13 Capítulo 1 Introdução 1.1. Abstração digital 1.2. Processo de conversão de um sinal analógico para
Disciplina: Eletrônica Digital Aluno: Nº: Código: EL52M Turma: Prof: Gustavo B. Borba Código: Data: / /
Ministério da Educação Centro Federal de Educação Tecnológica do Paraná Departamento Acadêmico de Eletrônica DAELN Curso Superior de Tecnologia em Mecatrônica Disciplina: Eletrônica Digital Aluno: Nº:
Ministério da Educação Departamento do Ensino Secundário. Programa de Sistemas Analógicos e Digitais. 11º Ano
Ministério da Educação Departamento do Ensino Secundário Programa de Sistemas Analógicos e Digitais 11º Ano Curso Tecnológico de Electrotecnia e Electrónica Autores António José Póvoa Ferreira José Campos
SISTEMAS DIGITAIS CIRCUITOS COMBINATÓRIOS TÍPICOS
CIRCUITOS COMBINATÓRIOS TÍPICOS Setembro de 4 CIRCUITOS COMBINATÓRIOS TÍPICOS - SUMÁRIO: CODIFICADORES DESCODIFICADORES MULTIPLEXERS DEMULTIPLEXERS SOMADORES / SUBTRACTORES COMPARADORES Setembro de 4 CIRCUITOS
Circuitos aritméticos
Circuitos aritméticos Circuitos aritméticos é o nome porque são conhecidos os circuitos lógicos que realizam operações aritméticas. Repare-se que quando se faz a operação de soma sobre dois números, por
ELETRÔNICA DIGITAL. Parte 5 Circuitos Combinacionais. Professor Dr. Michael Klug. 1 Prof. Michael
ELETRÔNICA DIGITAL Parte 5 Circuitos Combinacionais Professor Dr. Michael Klug 1 2 Qualquer circuito lógico, não importando a sua complexidade, pode ser descrito usando as três operações booleanas básicas
Circuitos Digitais Segunda Lista de Exercícios
Circuitos Digitais Segunda Lista de Exercícios Observação: o início da lista é composto dos problemas recomendados do livro-texto. exercícios nas últimas duas páginas da lista são novos (não estão no livro-texto).
Eletrônica Digital 1 Curso Técnico Eletrônica. Fábio Kurt Schneider
Eletrônica Digital Curso Técnico Eletrônica Fábio Kurt Schneider Funções Lógicas Álgebra Boolena Soma de Produtos e Produto de Somas Aritmética binária ESTE MATERIAL ESTÁ BASEADO EM SLIDES PREPARADOS PELO
LABORATÓRIO I CONCEPÇÃO DE UM CIRCUITO COMPARADOR SIMPLES USANDO LÓGICA COMBINATÓRIA. Nome dos alunos
LABORATÓRIO I CONCEPÇÃO DE UM CIRCUITO COMPARADOR SIMPLES USANDO LÓGICA COMBINATÓRIA Nome dos alunos Data do laboratório Turno de laboratório (dia da semana e sala) INTRODUÇÃO O objectivo deste trabalho
SISTEMAS DIGITAIS MEFT / MEAer de Abril de 2013, 19:00
Antes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem 4 variações distintas do teste: A,, C e D. iv. O
Exame de 1ª Época - 23 de Janeiro de Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Ciências Informáticas 6LVWHPDV'LJLWDLV Exame de 1ª Época
A) A C + A B D + A B C D B) A B + A B D + A B C D C) A C + A C D + A B C D D) A C + A B D + A B C D
luno nº: Nome: LEI-T, LER, LEE Sistemas igitais 2º Exame - 9 de Fevereiro de 212 uração: 2h3. Identifique todas as folhas. Responda a cada pergunta no quadrado à direita ou deixe em branco. ada resposta
Sistemas Digitais Apresentação
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Apresentação Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof. Dr. Daniel A. Furtado Aulas Teóricas e
3 - Operações Lógicas. Portas Lógicas, Expressões Lógicas e Circuitos Lógicos
3 - Operações Lógicas Portas Lógicas, Expressões Lógicas e Circuitos Lógicos 1 Introdução George Boole (1854) Álgebra de Boole Operações (disjunção), (conjunção) e (negação) Constantes: 0, 1 Axiomas: associatividade,
CAPÍTULO 4 CIRCUITOS COMBINACIONAIS
CAPÍTULO 4 CIRCUITOS COMBINACIONAIS Soma de produtos e produto de somas Simplificação algébrica Mintermos e maxtermos Simplificação Algébrica Projeto de circuitos lógicos combinacionais Mapas de Karnaugh
A representação de sistemas digitais. Circuitos combinatórios. Equações algébricas. Tabelas de verdade. Organização: Formas básicas de representação:
ircuitos combinatórios Organização: ormas básicas de representação Síntese por mapas de Karnaugh Projectos com blocos SSI / MSI nálise e teste ircuitos combinatórios - representação de sistemas digitais
UFMT. Ministério da Educação UNIVERSIDADE FEDERAL DE MATO GROSSO PRÓ-REITORIA DE ENSINO DE GRADUAÇÃO PLANO DE ENSINO
UFMT 1) IDENTIFICAÇÃO: Disciplina: Lógica Matemática e Elementos de Lógica Digital Ministério da Educação UNIVERSIDADE FEDERAL DE MATO GROSSO PRÓ-REITORIA DE ENSINO DE GRADUAÇÃO PLANO DE ENSINO Curso:
Escola Politécnica de Pernambuco Departamento de Engenharia Elétrica PROGRAMA EMENTA OBJETIVOS
PROGRAMA Disciplina: ELETRÔNICA DIGITAL Código: ELET0037 Carga Horária Semestral: 60 HORAS Obrigatória: sim Eletiva: Número de Créditos: TEÓRICOS: 04; PRÁTICOS: 00; TOTAL: 04 Pré-Requisito: ELET0033 ELETRONICA
Sistemas Digitais Módulo 5 Teoremas Lógicos, Simplificação Algébrica e Projeto de Circuitos Lógicos
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 5 Teoremas Lógicos, Simplificação Algébrica e Projeto de Circuitos Lógicos Graduação em Sistemas de Informação Prof.
TRABALHO DE LABORATÓRIO I 1. INTRODUÇÃO SISTEMAS DIGITAIS , MEFT/MEAER FUNÇÕES COMBINATÓRIAS
TRABALHO DE LABORATÓRIO I FUNÇÕES COMBINATÓRIAS VERSÃO 1.0 1. INTRODUÇÃO Pretende-se que os alunos compreendam e apliquem a metodologia usada na síntese e concretização de funções combinatórias, utilizando
Universidade Federal do ABC
Universidade Federal do ABC Eletrônica Digital Aula 2: Portas Lógicas Básicas Tocci, Sistemas Digitais, Cap. 3. https://sites.google.com/site/en2605edigital/edigital Prof. Rodrigo Reina Muñoz rodrigo.munoz@ufabc.edu.br
a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar).
Exame 1 Sistemas Digitais - LETI/LEE 2016-17 1 1. Dado f A, B, C = AB + BC. BC a)[1 val] Desenhe o esquema lógico que implementa directamente a função f (i.e., sem simplificar). b)[1 val] Simplifique f
Álgebra de Boole. Álgebra de Boole - axiomas
854 - George Boole Álgebra de Boole formular proposições como V ou F combinar proposições avaliar a sua veracidade ou falsidade 938 - (Bell Labs) Claude Shannon adaptou a álgebra de Boole à análise de
Computação e Programação
Computação e Programação 1ª Aula de 2008-2009 Instituto Superior Técnico, Dep. de Engenharia Mecânica - Sistemas O Visual C++ Para Casa (se possível antes da aula!): Veja o video e o screencast que se
UNIVERSIDADE DE AVEIRO DEPARTAMENTO DE ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I
UNIVERSIAE E AVEIRO EPARTAMENTO E ELECTRÓNICA, TELECOMUNICAÇÕES E INFORMÁTICA Teste modelo 2 de Arquitecturas e Sistemas Operativos I Nome: Nº mec. I. [5 valores] Para cada questão proposta existem quatro
Prof. Leonardo Augusto Casillo
UNIVERSIDADE FEDERAL RURAL DO SEMI-ÁRIDO CURSO: CIÊNCIA DA COMPUTAÇÃO Aula 6 Álgebra de Boole Prof. Leonardo Augusto Casillo Álgebra de Boole (ou Boleana) Desenvolvida pelo matemático britânico George
Sistemas Digitais (SD) Circuitos combinatórios: somadores, subtractores e comparadores
Sistemas Digitais (SD) Circuitos combinatórios: somadores, subtractores e comparadores Aula Anterior Na aula anterior: Circuitos combinatórios típicos: Descodificadores Codificadores Multiplexers Demultiplexers
Organização e Arquitetura de Computadores I
Universidade Federal de Campina Grande Centro de Engenharia Elétrica e Informática Unidade Acadêmica de Sistemas e Computação Curso de Bacharelado em Ciência da Computação Organização e Arquitetura de
SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00
SISTEMS DIGITIS 5-6 de Novembro de 5, 9: ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 4 perguntas, distribuídas em páginas. iii. Existem 4 variações
UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA PLANO DE ENSINO
UNIVERSIDADE FEDERAL DE SANTA CATARINA DEPARTAMENTO DE ENGENHARIA ELÉTRICA PLANO DE ENSINO EEL 5310 SISTEMAS DIGITAIS Créditos: 5, sendo 3 créditos de teoria e 2 créditos laboratório Número de aulas 90
PCS 3115 (PCS2215) Sistemas Digitais I. Módulo 05 Álgebra Booleana. Prof. Dr. Edison Spina. Sobre o material do Prof. Dr. Marcos A. Simplicio Jr.
PCS 35 (PCS225) Sistemas Digitais I Módulo 5 Álgebra Booleana Prof. Dr. Edison Sobre o material do Prof. Dr. Marcos A. Simplicio Jr. versão: 5 (Mar/28) Conceitos básicos Conteúdo Teoremas de variável Teoremas
1. Sistemas de numeração e códigos 23
Sumário 1. Sistemas de numeração e códigos 23 1.1. Conceitos fundamentais 23 1.2. Representações numéricas 24 1.3. Representação de dados numéricos 25 1.4. Sistemas de números e bases numéricas 27 1.4.1.
Ministério da Educação. Direcção - Geral de Inovação e de Desenvolvimento Curricular. Ensino Recorrente de Nível Secundário
Ministério da Educação Direcção - Geral de Inovação e de Desenvolvimento Curricular Ensino Recorrente de Nível Secundário Programa de Sistemas Analógicos e Digitais 11º Ano Curso Tecnológico de Electrotecnia
6. Análise Lógica Combinacional
Objetivos 6. Análise Lógica Combinacional Analisar circuitos lógicos combinacionais básicos, tais como AND-OR, AND-OR-inversor, EX-OR e EX- NOR Usar circuitos AND-OR e AND-OR-inversor para implementar
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão. - Português Aula N o 9: Título: Sumário: Circuitos combinatórios: descodificadores, codificadores, multiplexers e demultiplexers Descodificadores,
Técnicas Digitais para Computação
INF 8 Técnicas Digitais para Computação Minimização de Funções Booleanas Aula Técnicas Digitais. Mapas de Karnaugh com 2 variáveis Diagrama onde cada célula corresponde a um mintermo Exemplo com 2 variáveis
ÁLGEBRA DE BOOLE B.1 - DIAGRAMA DE VENN
ÁLGEBRA DE BOOLE B.1 - DIAGRAMA DE VENN No século XIX Georges Boole desenvolveu uma teoria matemática com base nas leis da lógica - a Álgebra de Boole - cuja aplicação nos circuitos digitais e computadores
SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30
ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem variações distintas do teste:,, C e D. iv. O teste
Sistemas Digitais Ficha Prática Nº 6
Comparador de Dígitos Binários Circuitos aritméticos: Multiplicador de dois bits Sistemas Digitais Ficha Prática Nº 6 Grupo: Turma: Elementos do Grupo:. Comparador de Dígitos Binários Neste trabalho pretende-se
PROGRAMA DA DISCIPLINA
VIGÊNCIA: 2002/1-2019/1 PROGRAMA DA DISCIPLINA DISCIPLINA: CIRCUITOS DIGITAIS CODCRED CARGA HORÁRIA MÓDULO 4452B-04 60 30 EMENTA: Descrições em nível lógico de abstração. Circuitos combinacionais e seqüenciais.
Exame de 2ª Época - 8 de Fevereiro de Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia Física Tecnológica Licenciatura em Engenharia Electrotécnica e de Computadores Licenciatura em Ciências Informáticas 6LVWHPDV'LJLWDLV Exame de 2ª Época
Introdução à Informática. Funções Lógicas. Ageu Pacheco e Alexandre Meslin
Introdução à Informática Funções Lógicas Ageu Pacheco e Alexandre Meslin Objetivo da Aula: Estudar os principais métodos empregados na simplificação/minimização de funções lógicas (booleanas( booleanas).
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 4.0 - Português Aula N o 11: Título: Sumário: Circuitos combinatórios: Unidade Lógica e Aritmética Unidade Lógica e Aritmética (ULA). 2015/2016
SISTEMAS DIGITAIS MEEC de Janeiro de 2015, 11:30
ntes de iniciar a prova, tenha em atenção o seguinte: i. prova contempla 1 perguntas, distribuídas por 12 páginas, e tem a duração de 2h3m. ii. prova é sem consulta. Sobre a secretária apenas deve encontrar-se
SISTEMAS DIGITAIS MEFT/MEAer de Maio de 2017, 19:00
SISTEMS DIGITIS MEFT/MEer 6-7 de Maio de 7, 9: ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem variações
SSC0112 Organização de Computadores Digitais I
SSC2 Organização de Computadores Digitais I 4ª Aula Revisão de Lógica Digital Profa. Sarita Mazzini Bruschi sarita@icmc.usp.br Aula ministrada por Prof. Paulo Sergio Lopes de Souza Revisão de Lógica Digital
SISTEMAS DIGITAIS (SD)
SISTEMAS DIGITAIS (SD) MEEC Acetatos das Aulas Teóricas Versão 3.0 - Português Aula N o 11: Título: Sumário: Circuitos combinatórios: (ULA). 2014/2015 Nuno.Roma@tecnico.ulisboa.pt Sistemas Digitais (SD)
SISTEMAS DIGITAIS MEEC de Novembro de 2015, 19:00
SISTEMS DIGITIS 5-6 de Novembro de 5, 9: ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 4 perguntas, distribuídas em páginas. iii. Existem 4 variações
Docente: Eng.º Doglasse E. Mendonça Telefone ,
Disciplina: Sistemas Lógicos Curso: Licenciatura em Informática Ano/Semestre: 2º Ano/4º Semestre 2016 Carga horária: 4h/semana; Docente: Eng.º Doglasse E. Mendonça Telefone +258845725751, E-mail: doglasmend@yahoo.com.br
Teórico-prática n.º 8 Sistemas Digitais
& Circuitos e Eletrónica Mestrados Integrados em Engª. Biomédica e Engª. Física e Licenciatura em Física Teórico-prática n.º 8 Sistemas Digitais 1. Converter os seguintes números binários/decimais em números
UFMG DCC Álgebra de Boole. Slides ligeiramente adaptados daqueles do professor Osvaldo Farhat de Carvalho, DCC, UFMG
UFMG DCC001 2013-1 1 Álgebra de Boole Slides ligeiramente adaptados daqueles do professor Osvaldo Farhat de Carvalho, DCC, UFMG UFMG DCC001 2013-1 2 Bits e informação Representamos números, caracteres,
Capítulo 3. Álgebra de Bool
Capítulo 3 Álgebra de Bool Adaptado dos transparentes das autoras do livro The Essentials of Computer Organization and Architecture Objectivos Compreender a relação entre lógica Booleana e os circuitos
Arquitectura de Computadores
Ministério da Educação e Ciência U.C. 2 Arquitectura de Computadores 5 de Fevereiro de 25 INSTRUÇÕES O tempo de duração da prova de exame é de 2 horas, acrescida de 3 minutos de tolerância. O estudante
Lógica e Álgebra de Boole
Fundamentos de Sistemas Digitais Lógica e Álgebra de Boole Simplificação de expressões prof. Dr. Alexandre M. Amory 2 / 50 Referências Floyd, cap 4 Vahid, sec 2.5 e 2.6, cap 6 Daghlian, cap 9 e 13 3 /
Aula 05 Circuitos lógicos combinacionais
ELT 054 (LAB) Turmas D1/D2 D3/D4 1º. Sem 2012 Aula 05 Circuitos lógicos combinacionais Objetivo 1. Resolver/simular problemas combinacionais simples usando portas lógicas Introdução Na eletrônica digital
Introdução a eletrônica digital, apresentação do curso, cronograma do curso.
EMENTA: Ferramentas para simulação e projeto de sistemas digitais. Equipamentos e componentes para montagem de sistemas digitais. Equipamentos para mensuração e teste na implementação de sistemas digitais.
Sistemas Digitais Circuitos Combinatórios Típicos
Sistemas Digitais Circuitos Combinatórios Típicos João Paulo Baptista de Carvalho (Prof. Auxiliar do IST) joao.carvalho@inesc.pt Descodificadores Um descodificador é um circuito combinatório que permite,
Eletrônica Digital para Instrumentação
G4 Eletrônica Digital para Instrumentação Prof. Márcio Portes de Albuquerque (mpa@cbpf.br) Prof. Herman P. Lima Jr (hlima@cbpf.br) Centro Brasileiro de Pesquisas Físicas Ministério da Ciência e Tecnologia
SISTEMAS DIGITAIS MEEC / LEIC-A de Novembro de 2012, 19:30
ITEM DIGITI MEEC / LEIC- ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla 8 perguntas, distribuídas em páginas. iii. Existem variações distintas do teste:,,
Programa Analítico de Disciplina INF251 Organização de Computadores I
0 Programa Analítico de Disciplina INF51 Organização de Computadores I Departamento de Informática - Centro de Ciências Exatas e Tecnológicas Número de créditos: Teóricas Práticas Total Duração em semanas:
Antes de começar o exame leia atentamente esta folha de rosto
Instituto Superior Técnico Licenciatura em Engenharia eroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de ª Época de Julho de 4 ntes de começar o exame leia
PCS 3115 Sistemas Digitais I Análise e Síntese de Circuitos Combinatórios Prof. Dr. Marcos A. Simplicio Jr.
PCS 3115 Sistemas Digitais I Análise e Síntese de Circuitos Combinatórios Prof. Dr. Marcos A. Simplicio Jr. Adapatdo por Glauber De Bona (2018) O que vimos até agora Sistemas de numeração posicionais,
Lista de Materiais. Laboratório P111 BC Resistor ¼ W
Lista de Materiais Material Material equivalente CMOS Quantidade (máxima por bancada por experiência) Laboratório P111 C547 04 Resistor ¼ W 04 5,6k Resistor ¼ W 02 470 Resistor ¼ W 04 47k Resistor ¼ W
Sistemas Digitais Álgebra de Boole Binária e Especificação de Funções
Sistemas Digitais Álgebra de Boole Binária e Especificação de Funções João Paulo Baptista de Carvalho (Prof. Auxiliar do IST) joao.carvalho@inesc.pt Álgebra de Boole Binária A Álgebra de Boole binária
Sistemas Digitais Circuitos Combinatórios Típicos
Sistemas Digitais Circuitos Combinatórios Típicos João Paulo Baptista de Carvalho joao.carvalho@inesc.pt Descodificadores Um descodificador é um circuito combinatório que permite, perante uma combinação
LOGIC CIRCUITS CMOS Circuitos Lógicos CMOS
LOGIC CIRCUITS CMOS Circuitos Lógicos CMOS M-1112A *Only illustrative image./imagen meramente ilustrativa./ Imagem meramente ilustrativa. EXPERIMENTS MANUAL Manual de Experimentos Manual de Experimentos
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores.
Instituto Superior Técnico Licenciatura em Engenharia Aeroespacial Licenciatura em Engenharia Electrotécnica e de Computadores Sistemas Digitais Exame de 2ª Época - 13 de Julho de 2001 Antes de começar
PCS 3115 (PCS2215) Conteúdo
-Mar-8 PCS 35 (PCS225) Sistemas Digitais I Módulo 5 Álgebra Booleana Prof. Dr. Marcos A. Simplicio Jr. versão: 3. (Jan/26) Conteúdo Conceitos básicos Teoremas de variável Teoremas de 2 variáveis Teoremas
Apostila de Sistemas Digitais e Computadores MÓDULOS I & II: REVISÃO ÁLGEBRA DE BOOLE.
INSTITUTO SUPERIOR POLITÉCNICO METROPOLITANO DE ANGOLA DEPARTAMENTO DE CIÊNCIAS TECNOLÓGICAS E ENGENHARIAS Apostila de Sistemas Digitais e Computadores MÓDULOS I & II: REVISÃO ÁLGEBRA DE BOOLE. SDC LCC1N
SISTEMAS DIGITAIS MEEC de Novembro de 2014, 20:00
SISTEMS DIGITIS -5 de Novembro de, : ntes de iniciar o teste, tenha em atenção o seguinte: i. Duração do teste: hm. ii. O teste contempla perguntas, distribuídas em páginas. iii. Existem variações distintas
Aula Expositiva 2. DCC 001 Programação de Computadores. 2º Semestre de 2011 Prof. Osvaldo Carvalho UFMG DCC
UFMG DCC001 2011-2 1 Aula Expositiva 2 2.1 Bits e Códigos 2.2 Circuitos Combinatórios 2.2.1 Álgebra de Boole 2.2.2 Portas Lógicas 2.2.4 Aritmética com portas lógicas 2.2.5 Síntese de Circuitos Combinatórios
Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos
Universidade Federal de Uberlândia Faculdade de Computação Sistemas Digitais Módulo 8 Introdução aos Circuitos Aritméticos Graduação em Sistemas de Informação Disciplina: Sistemas Digitais Prof. Dr. Daniel
Empréstimo Para o caso particular da presente operação, a partir do quarto bit, o
SISTEMAS DIGITAIS Licenciatura em Engenharia Electrotécnica Licenciatura em Engenharia Informática Exame (ª Chamada) 27 de Janeiro de 22 Antes de começar o exame leia atentamente as seguintes instruções:
Lógica Boolena. Aula 05. Prof. Msc. Arthur G. Bartsch
Lógica Boolena Aula 05 Prof. Msc. Arthur G. Bartsch Departamento de engenharia elétrica DEE Centro de ciências tecnológicas CCT Universidade do estado de Santa Catarina UDESC Álgebra de Boole ALB0001 arthur.bartsch@udesc.br
Sistemas Digitais (SD) Circuitos combinatórios: descodificadores, codificadores, multiplexers e demultiplexers
Sistemas Digitais (SD) Circuitos combinatórios: descodificadores, codificadores, multiplexers e demultiplexers Aula Anterior Na aula anterior: Noção de circuito combinatório; Tempo de propagação num circuito;
Grupo I (5 valores) CD AB
Grupo I (5 valores) Ministério da Ciência, Tecnologia e Ensino Superior 1. [2] Considere o seguinte mapa de Karnaugh da função F(A,B,C,D). Simplifique a função de modo a obter uma soma de produtos, e um
Sistemas Digitais (SD) Minimização de Funções Booleanas
Sistemas Digitais (SD) Minimização de Funções Booleanas Aula Anterior n Na aula anterior: u Funções lógicas: l Circuitos com portas NAND (revisão); l Circuitos com portas NOR (revisão); u Representações
Arquitectura de Computadores
Ministério da Educação e Ciência U.C. 2 Arquitectura de Computadores 26 de julho de 2013 INSTRUÇÕES O tempo de duração da prova de exame é de 2 horas, acrescida de 30 minutos de tolerância. O estudante